《半导体存储器课件.ppt》由会员分享，可在线阅读，更多相关《半导体存储器课件.ppt（69页珍藏版）》请在三一办公上搜索。
1、1,第五章 微型计算机存储器,2,3,第一节 存储器概述,一、存储器的分类 存储器是计算机系统中用来存储信息的部件，它是计算机中的重要硬件资源。从存储程序式的冯.诺依曼经典结构而言，没有存储器，就无法构成现代计算机。,4,1、按用途分类,两大类：内存（主存）外存（辅存）,5,内存,内存：CPU可以通过系统总线直接访问的存储器，用以存储计算机当前正在使用的程序或数据。内存要有与CPU尽量匹配的工作速度，容量 较小，价格较高。内存由顺序编址的存储单元构成，开始的地 址为0；内存一般又由ROM和RAM两部分组 成。ROM常驻软件（如BIOS）内存区；RAM其余的内存区。,6,外存,外存：用来存放相对
2、来说不经常使用的程序或者 数据或者需要长期保存的信息。CPU需要使用这些信息时，必须要通过专门的设备（如磁盘，磁带控制器等）把信息成批的传送至内存来（或相反）外存只与内存交换信息，外存要配置专门的驱动设备才能完成对它的访问功能,而不能被CPU直接访问。外存由顺序编址的“块”所组成。外存的容量大（海量存储器），但由于它多数是机电装置所构成，所以工作速度较慢。,7,2、按存储介质分类：,磁芯存储器；半导体存储器；磁表面存储器 如磁带，磁盘，磁鼓，磁卡等；光盘存储器（CDROM）；磁光式存储器（用磁光材料）；,8,*只读型光盘（CDROM：Compact DiskRead Only Memory）,
3、9,3 按存储器性质分类：,随机存储器（RAM，Random Access Memory）只读存储器（ROM，Read Only Memory）,10,RAM随机存取存储器(Random Access memory),CPU能根据RAM的地址将数据随机地写入或读出。电源切断后，所存数据全部丢失。(1)SRAM静态RAM(Static RAM)静态RAM速度非常快，只要电源存在内容就不会自动消失(2)DRAM动态RAM(Dynamic RAM)DRAM的内容在10(-3,-6)秒之后自动消失，因此必须周期性的在内容消失之前进行刷新(Refresh)。,11,2ROM只读存储器(Read Only
4、 Memory),ROM存储器是将程序及数据固化在芯片中，数据只能读出，不能写入，也不会丢失，ROM中通常存储操作系统的程序(BIOS)或用户固化的程序。按集成电路内部结构的不同，可分为下面三种：PROM可编程ROM(Prgramable ROM)将设计的程序固化进去后，ROM内容不可更改。EPROM可擦除、可编程ROMErasable PROM)可编程固化程序，且在程序固化后可通过紫外光照擦除，以便重新固化新数据EEPROM电可擦除可编程ROM 可编程固化程序，并可利用电压来擦除芯片内容，以重新编程固化新数据。,12,1、存储容量：设地址线位数为p，数据线位数为q，则：编址单元总数为2p 位
5、容量总数为 2p*q 2、存取速度：,二、存储器的性能指标,13,应用需要：存取速度快、存储容量大、价格/位低。但由于技术的或经济的方面原因，存储器的这些特性往往是相互矛盾、相互制约的。用一种存储器很难同时满足这些要求。为了发挥各种不同类型存储器的长处，避开其弱点，应该把他们合理地组织起来，这就出现了存储系统层次结构的概念。,存储系统的层次结构：,14,金字塔结构：,15,第二节 半导体存储器,半导体存储器的分类情况，其中：RAM属挥发性（易失性）（Volatile）存储器电源切断后，信息消失。ROM属非挥发性（非易失性）（Nonvolatile）存储器。,16,半导体存储器（内存）分类,半导
6、体存储器 Memory,根据运行时存取（读写）过程的不同分类,17,1、静态RAM（SRAMStatic RAM）（1）静态RAM的基本存储单元（Cells）。（2）静态RAM芯片举例：61162K8高速静态CMOS RAM存储器（3）静态RAM组成的存储矩阵,一、RAM,18,1024*1存储器的模块结构：,(1)存储矩阵 一个基本存储单元存放一位二进制信息，一块存储器芯片中的基本存储单元电路按字结构或位结构的方式排列成矩阵。,19,地址译码器,CPU读写一个存储单元时，先将地址送到地址总线，高位地址经译码后产生片选信号选中芯片，低位地址送到存储器，由地址译码器译码选中所需要的片内存储单元，
7、最后在读写信号控制下将存储单元内容读出或写入。,20,控制逻辑与三态数据缓冲器,存储器读写操作由CPU控制，CPU送出的高位地址经译码后，送到逻辑控制器的/CS端。/CS有效，允许对其进行读写操作，当读写控制信号/RD，/WR送到存储器芯片的R/W端时，存储器中的数据经三态数据缓冲器的D0-D7端送到数据总线上或将数据写入存储器。,21,（1）、DRAM的基本存储单元（DRAM的 主要特点）。（2）、DRAM芯片举例。（3）、DRAM刷新控制逻辑,2、动态RAM（DRAMDynamic RAM）,22,23,动态RAM的构成,动态RAM与静态RAM一样，由许多基本存储单元按行和列排列组成短阵。
8、最简单的动态RAM的基本存储单元是一个晶体管和一个电容，因而集成度高，成本低，耗电少，但它是利用电容存储电荷保存信息的，电容通过MOS管的栅极和源极会缓慢放电而丢失信息，必须定时对电容充电，也称作刷新。,24,动态RAM的刷新,25,DRAM访问时序,为了提高集成度，减少芯片的管脚数，DRAM的地址分成行(Row)地址和列(Column)地址。在访问时总是先由行选通信号#RAS把行地址给到DRAM，然后再由列选通信号#CAS给出列地址，并结合读写控制信号进行读写操作所以刷新和两次地址的给出是DRAM的操作特点。,26,第三节 存储器的工作时序,1SRAM器件对存储器读周期和写周期时序的要求选择
9、存储器时最重要的参数是存取时间，在存储器读周期中，具体是指读取时间，在存储器写周期中就是指写入时间。访问存储器所需要的时间是指存储器接收到稳定的地址输入到读写操作所需时间。,27,8K X 8bits的SRAM结构IS61C64B,28,29,30,SRAM读时间参数,31,32,SRAM写操作时间参数,33,存储器读周期,34,存储器写周期,35,SDRAM的访问方式举例,读操作步骤：Active(bank,Row),Column Addr,Burst Read,36,1、程序访问的局部性（Locality of reference）对大量典型程序的运行情况的分析结果表明，在一个较短的时间间
10、隔内，由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。指令地址的分布本来就是连续的，再加上循环程序段和子程序段要重复执行多次，因此，对这些地址的访问就自然具有时间上集中分布的特性。,第四节 高速缓存技术,37,CACHE技术的目的,系统设计时，为了使CPU全速运行，可采用CACHE技术，将经常访问的代码和数据保存到SRAM组成的高速缓冲器中，把不常访问的数据保存到DRAM组成的大容量存储器中，这样使存储器系统的价格降低，同时又提供了接近零等待的性能。,38,CACHE技术是为了把主存储器看成是高速存储器而设置的小容量局部存储器。利用某些程序访问存储器在时间上和空间上有局部区域的特性：
11、子程序的反复调用，变量的重复使用。可以把CACHE看作是主存储器中面向CPU的一组高速暂存寄存器，保存有一份主存储器的“内容拷贝”，该“内容拷贝”是最近曾被CPU使用过的。,39,CACHE组成,一部分存放由主存储器来的数据另一部分存放该数据在主存储器中的地址由关联性，高速缓冲存储器结构分为（仅作了解即可）：全相联直接映象成组相联,40,CACHE的数据更新,通写式（Write Through）回写式（Write Back）,41,1、掩膜式ROM：由制造厂家对芯片图形（掩膜）进行二次光刻而制成。用户不能修改写入的内容。少量生产时，价格较高。2、PROM（Programmable ROM）：由
12、用户一次性写入，一旦写入就无法修改。3、EPROM（Erasable PROM）（1）EPROM基本存储单元（2）EPROM芯片举例（2764A）,第五节 只读存储器ROM,42,电可擦除可编程ROM(EEPROM),EPROM尽管可以擦除后重新进行编程，但擦除时需用紫外线光源，使用起来仍然不太方便。电可擦除的可编程ROM，简称EEPROM(E2PROM)，它的外形管脚与EPROM相似仅擦除过程不需要用紫外线光源。,43,EEPROM芯片举例（2764A）,Intel 2764是8K8的EPROM，A12-A0：地址线D7-D0：数据线/CE：芯片允许/OE：输出允许/PGM：编程脉冲控制端，
13、VPP：编程时电压输入。VCC：电源电压，十5伏,44,EEPROM VS RAM?EEPROM能否取代RAM?,EEPROM结构复杂，相对成本要比RAM高的多EEPROM的擦写次数有限，一般在数百次左右最重要的一点，速度太慢，读取速度相差10倍，写入速度相差更多,45,EEPROM的新成员Flash ROM,Flash的特点，采用不同工艺设计，擦写不需要高电压读取速度比EEPROM快相对EEPROM成本更低，密度更大擦写寿命更长，一般在1-10万次左右缺点：擦写必须按块（sector）操作，而EEPROM可以按字节删除,46,Flash ROM的两种主要类型,NOR型FlashNAND型Fl
14、ash,47,NOR型,以Intel和AMD为主要发展者拥有独立的地址线和数据线，可以以字节为单位读取或者写入，但是擦除必须以块为单位进行寿命一般在1万次左右缺点：擦除时间长（典型时间800ms）、密度较低成本较高,48,NAND型,以Samsung和TOSHIBA 为代表擦除的时间较快，典型时间2ms成本低，密度较高寿命在10万次左右缺点：以块为单位进行读写和擦除，不能进行字节的读写读取速度较慢,49,NOR和NAND的不同用途,NOR可按字节读取，可以实现程序与数据的存取，做到程序的片上执行(XIP,eXecute In Place)，NOR读取速度高，写入速度低，多用于系统的BIOS等不
15、需要经常更新的地方NAND容量大，价格低，写入速度快，但读取速度较低，常用于数据的存储，如U盘，Flash卡等,50,第六节 CPU与存储器的连接,CPU总线的负载能力CPU的时序和存储器存取速度之间的配合存储器的地址分配和片选存储芯片的数据线存储芯片的地址线存储芯片的片选端控制信号的连接存储芯片的读写控制线,51,存储芯片数据线的处理,若芯片的数据线正好16根：一次可从芯片中访问到16位数据全部数据线与系统的16位数据总线相连若芯片的数据线不足16根：一次不能从一个芯片中访问到16位数据利用多个芯片扩充数据位这种扩充方式简称为位扩充,52,线选译码,只用少数几根高位地址线进行芯片的译码，且每
16、根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费必然会出现地址重复一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用,53,线选示例,A14-A13=00的情况不能出现，00000-01FFFH的地址不可使用,54,线性选择方式,01号芯片寻址空间:XX0 x xxxx xxxx xxxx0000-1FFFH，4000-5FFFH，8000一9FFFH，C000一DFFFH02号芯片寻址空间：20003FFFH，6000一7FFFH，A000一BFFFH，C000FFFFH,假设地址一共16位,55,存储芯片地址线的连接,芯片的地址线通常应全部与系统的低位地址总线相连 寻址
17、时，这部分地址的译码是在存储芯片内完成的我们称为“片内译码”,56,片内译码,57,存储芯片片选端的译码,存储系统常需利用多个存储芯片扩充容量也就是扩充了存储器地址范围进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现这种扩充简称为“地址扩充”。,58,地址扩充,59,译码和译码器,译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器最常用的3-8译码器74LS138常用的4-16译码器74LS154,60,门电路译码,61,全译码,所有的
18、系统地址线均参与对存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）采用全译码每个存储单元的地址都是唯一的，不存在地址重复译码电路可能比较复杂、连线也较多,62,全译码示例,63,部分译码,只有部分（高位）地址线参与对存储芯片的译码每个存储单元将对应多个地址（地址重复），需要进取一个可用地址可简化译码电路的设计，但系统的部分地址空间将被浪费,64,部分译码示例,65,片选端译码小结,存储芯片的片选控制端可以被看作是一根最高位地址线在系统中，主要与地址发生联系：包括地址空间的选择（接系统的IO/M信号）和高位地址的译码选择（与系统
19、的高位地址线相关联）对一些存储芯片通过片进无效可关闭内部的输出驱动机制，起到降低功耗的作用,66,讨论：为什么要做地址扩充或字扩充,原因是存储器的密度无法满足处理器寻址能力的发展速度，两者呈平方指数关系,67,存储芯片的读写控制,芯片OE与系统的读命令线相连当芯片被选中、且读命令有效时，在储芯片将开放并驱动数据到总线芯片WE与系统的写命令线相连当芯片被选中、且写命令有效时，允许总线数据写入存储芯片,68,本章主要内容,了解各类半导体存储器的应用特点；熟悉半导体存储器芯片的结构：理解SRAM读写原理、DRAM读写和刷新原理、EPROM和EEPROM工作方式掌握存储芯片与CPU连接的方法，特别是片选端的处理；,69,作业,P20618，22P2377，8，9，12,
