《计数器的设计EDA技术应用（Verilog语言版）ppt课件.ppt》由会员分享，可在线阅读，更多相关《计数器的设计EDA技术应用（Verilog语言版）ppt课件.ppt（22页珍藏版）》请在三一办公上搜索。
1、,第4章 计数器的设计,目录,4.1 项目需求分析4.2 项目理论知识4.3 项目设计4.4 项目实施与调试4.5 项目总结与拓展,4.1 项目需求分析,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制等功能,同时兼有分频功能.本项目要求设计一个六十进制的计数器:()每隔s,计数器增加,递增至时,计数器自动归零;()计数器的计数值分个位和十位输出,便于数码管显示;()使用按键可以实现计数器复位.,4.2 项目理论知识,4.2.1 时序逻辑电路的原理4.2.2 触发器4.2.3 计数器4.2.4 分频器4.2.5 锁存器4.2.6 寄存器4.2.7 存储器,4.2.1 时序逻
2、辑电路的原理,一、时序逻辑电路的结构与原理时序逻辑电路是一种输出不仅与当前的输入有关,而且与其输出状态的原始状态有关,这相当于在组合逻辑的输入端加上了一个反馈输入,在其电路中有一个存储电路,可以将输出的状态保持住.,4.2.1 时序逻辑电路的原理,二、时序逻辑电路的设计方法同步时序电路的分析方法所有触发器在同一个时钟脉冲控制下同时进行状态转换异步时序电路的分析方法各个触发器不是由同一个时钟脉冲控制的,因此各触发器不在同一时刻进行状态转换.,4.2.2 触发器,一、触发器的原理触发器是一种对脉冲边沿敏感的存储电路,它们只能在作为触发信号的时钟脉冲上升沿或下降沿的变化瞬间才改变状态.二、触发器的设
3、计触发器是一种应用在数字电路上具有记忆功能的循序逻辑组件,可记录二进制数字信号“”和“”.触发器是在时钟边沿进行数据锁存的.,4.2.3 计数器,一、计数器的原理计数器主要由触发器组成,用于统计输入计数脉冲的个数.二、计数器的设计同步计数器是指构成计数器的各个触发器的状态只在同一时钟信号的触发下才会发生变化的计数器.,4.2.4 分频器,一、分频器的原理分频器是指使输出信号频率为输入信号频率整数分之一的电子电路.分频器可以大致分为两种,一种是偶数分频,另一种是奇数分频.二、分频器的设计偶数分频2.奇数分频,4.2.5 锁存器,一、锁存器的原理锁存器是一种对脉冲电平敏感的存储单元电路,可以在特定
4、输入脉冲电平作用下改变状态.不带使能控制的锁存器带使能控制的锁存器二、锁存器的设计锁存器不同于触发器,在不锁存数据时,输出端的信号随输入信号变化,就像信号通过一个缓冲器一样;一旦锁存信号起锁存作用,数据就被锁住,输入信号不起作用.,4.2.6 寄存器,一、寄存器的原理用来存储一组二进制代码的同步时序电路称为寄存器二、寄存器的设计由于触发器有记忆功能,所以利用触发器可以方便地构成寄存器.由于一个触发器能够存储一位二进制码,所以把n个触发器的时钟端口连接起来就能构成一个存储n位二进制码的寄存器.,4.2.7 存储器,一、存储器的原理存储器为每一个存储单元编写一个地址,因此,只有地址指定的存储单元才
5、能够与公共I/O 相连,然后进行存储数据的读/写操作.二、存储器的设计只读存储器（ROM）随机存储器（RAM）,4.3 项目设计,4.3.1 项目功能分析4.3.2 项目硬件设计4.3.3 项目软件设计,4.3.1 项目功能分析,4.3.2 项目硬件设计,3.3.3 项目软件设计,采用文本编辑法,使用VerilogHDL语言描述六十进制计数器:,4.4 项目实施与调试,4.4.1 项目实施4.4.2 项目调试,4.4.1 项目实施,一、设计输入建立工程建立设计文件二、设计处理三、设计校验四、器件编程,4.4.2 项目调试,一、电路调试()根据项目需要引入Hz时钟源;()接通电源,观察个数码管的
6、显示状态,是否随时钟的变化而进行计数.二、故障分析与排除数码管显示不正确故障原因:计数功能不正确;故障排除:首先检查技术功能逻辑设计是否正确,如果不正确,重新设计.数码管显示错位故障原因:外围电路引脚配置错误;故障排除:检查外围电路引脚配置顺序.,4.5 项目总结与拓展,4.5.1 项目总结4.5.2 项目拓展,4.5.1 项目总结,掌握时序逻辑电路的计数器的设计掌握时序逻辑电路的分频器的设计掌握时序逻辑电路的锁存器、寄存器和存储器设计,4.5.2 项目拓展,采用原理图法,在原理图编辑器中绘制RS触发器的原理图结构.采用原理图法,在原理图编辑器中绘制位锁存器的原理图结构.采用原理图法,在原理图编辑器中绘制位寄存器的原理图结构.设计实现D触发器.设计实现十进制计数器.设计实现分频器.设计实现分频器.设计实现带复位的分频器.设计实现位锁存器.设计实现带OE控制端的位寄存器.设计实现的RAM.设计实现的ROM.,
