8路抢答器的设计课程设计1.doc

上传人:文库蛋蛋多 文档编号:3931242 上传时间:2023-03-28 格式:DOC 页数:27 大小:1.70MB
返回 下载 相关 举报
8路抢答器的设计课程设计1.doc_第1页
第1页 / 共27页
8路抢答器的设计课程设计1.doc_第2页
第2页 / 共27页
8路抢答器的设计课程设计1.doc_第3页
第3页 / 共27页
8路抢答器的设计课程设计1.doc_第4页
第4页 / 共27页
8路抢答器的设计课程设计1.doc_第5页
第5页 / 共27页
点击查看更多>>
资源描述

《8路抢答器的设计课程设计1.doc》由会员分享,可在线阅读,更多相关《8路抢答器的设计课程设计1.doc(27页珍藏版)》请在三一办公上搜索。

1、武汉工程大学 计算机科学与工程学院综合设计报告设计名称: 基础硬件综合设计 设计题目: 多人抢答器的设计 学生学号: 专业班级: 学生姓名: 学生成绩: 指导教师(职称): 王春梅(讲师) 课题工作时间: 2012-12-24 至 2013-1-6 说明:1、报告中的第一、二、三项由指导教师在综合设计开始前填写并发给每个学生;四、五两项(中英文摘要)由学生在完成综合设计后填写。2、学生成绩由指导教师根据学生的设计情况给出各项分值及总评成绩。3、指导教师评语一栏由指导教师就学生在整个设计期间的平时表现、设计完成情况、报告的质量及答辩情况,给出客观、全面的评价。4、所有学生必须参加综合设计的答辩环

2、节,凡不参加答辩者,其成绩一律按不及格处理。答辩小组成员应由2人及以上教师组成。5、报告正文字数一般应不少于5000字,也可由指导教师根据本门综合设计的情况另行规定。6、平时表现成绩低于6分的学生,其综合设计成绩按不及格处理。7、此表格式为武汉工程大学计算机科学与工程学院提供的基本格式(适用于学院各类综合设计),各教研室可根据本门综合设计的特点及内容做适当的调整,并上报学院批准。成绩评定表学生姓名: 学号: 班级: 类别合计分值各项分值评分标准实际得分合计得分备注平时表现1010按时参加综合设计,无旷课、迟到、早退、违反实验室纪律等情况。完成情况3020按设计任务书的要求完成了全部任务,能完整

3、演示其设计内容,符合要求。10能对其设计内容进行详细、完整的介绍,并能就指导教师提出的问题进行正确的回答。报告质量3510报告文字通顺,内容翔实,论述充分、完整,立论正确,结构严谨合理;报告字数符合相关要求,工整规范,整齐划一。5课题背景介绍清楚,综述分析充分。5设计方案合理、可行,论证严谨,逻辑性强,具有说服力。5符号统一;图表完备、符合规范要求。5能对整个设计过程进行全面的总结,得出有价值的结论或结果。5参考文献数量在3篇以上,格式符合要求,在正文中正确引用。答辩情况2510在规定时间内能就所设计的内容进行阐述,言简意明,重点突出,论点正确,条理清晰。15在规定时间内能准确、完整、流利地回

4、答教师所提出的问题。总评成绩: 分 补充说明: 指导教师: (签字)日 期: 年 月 日答辩记录表学生姓名: 学号: 班级: 答辩地点: 答辩内容记录:答辩成绩合计分值各项分值评分标准实际得分合计得分备注2510在规定时间内能就所设计的内容进行阐述,言简意明,重点突出,论点正确,条理清晰。15在规定时间内能准确、完整、流利地回答教师所提出的问题。答辩小组成员(签字): 年 月 日指导教师评语指导教师: (签字)日 期: 年 月 日一、 综合设计目的、条件、任务和内容要求:设计目的:l 本课程设计的目的是为了学生更好地巩固和加深对基础知识的理解,学会设计中小型数字系统的方法,独立完成调试过程,增

5、强理论联系实际的能力,提高电路设计和分析的能力。l 掌握数字系统的分析和设计方法;l 可以利用仿真软件,并能够利用仿真软件进行一定的电路调试、改进;l 通过实践教学引导学生在理论指导下对知识有所拓展,思路有所创新,动手能力和解决问题的能力有所提高,为后继专业课的学习和日后工程实践奠定基础。设计条件:试验箱一台;计算机一台;所需要的芯片若干、导线若干。 设计任务:1、设计抢答器的逻辑电路,并使用软件进行仿真。2、使用实验室提供的实验箱和器件连接电路,进行验证。3、测试和分析。4、改进和扩展(十组, 功能扩展)。5、书写课程设计报告。内容和要求: (1)理解分立元件门电路,TTL集成逻辑门电路和常

6、用器件的基本功能及用法。(2)熟悉基本电路的分析与设计方法,掌握七段数码管的应用。(3)本次实验要求实现一个8组抢答器的基本功能。要求用EDA软件进行仿真,并使用给定的元器件搭建逻辑电路进行验证。 指导教师签字: 年 月 日二、进度安排:16 周:学生选题17-18周:软件模拟、方案论证,购买芯片,搭接电路、调试电路、分析现象、解决问题、修正方案、得出结果。 19 周:答辩。撰写综合设计报告并打印交予指导教师三、应收集资料及主要参考文献:l 数字逻辑与数字系统,王永军、李景华主编,电子工业出版社l 数字逻辑,欧阳星明主编,华中科技大学出版社l 数字逻辑与数字系统,白中英编著,科学出版社l 电子

7、技术基础,康华光编著,华中科技大学出版社l 其他有关的芯片资料。四、综合设计(课程设计)摘要(中文):设计制作一个数字抢答器,要求同时供8名选手或8个代表队比赛,分别用8个按钮S0 S7表示;设置一个系统清除和抢答控制开关S,该开关由主持人控制;抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在LED数码管上显示,同时扬声器发出报警声响提示;选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止;具有定时抢答功能,且一次抢答的时间由主持人设定(如30秒);当主持人启动“开始”键后,定时器进行减计时,同时扬声器发出短暂的声响,声响持续的时间0.5秒左右;参赛选手在设定

8、的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止;如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00。五、综合设计(课程设计)Abstract(英文): Design a digital Responder requirements at the same time for eight players or eight team competition, respectively, with eight buttons S0 S7; setting a system clear and Responde

9、r control switch S, the switch is controlled by the moderator; Responder haslatch and display capabilities. That the players push the buttons, latches the corresponding number, and LED digital tube display, speaker alarm audible alert; player to answer in the implementation of the priority latch pri

10、ority to answer in the number of players has been maintained to the host system cleared; have Responder function of timing, and an answer in the time set by the host (such as 30 seconds); when host starts the Start button, the timer less timing, short sound speaker sound duration of 0.5 seconds ; th

11、e players within the set time Responder, Responder effective timer stopped working on the display of the players number and answer in the time, and keep to the host system cleared; alarm time is reached, no one answer in the the Responder invalid, system alarms and prohibit Responder displayed on th

12、e timing monitors 00.目录摘 要IAbstractI第一章 课题背景(或绪论、概述)11.1 设计简介11.2 设计要求与内容1第二章 设计简介及设计方案论述22.1 总体方案设计22.2 总方案图2第三章 详细设计33.1 抢答电路33.2 定时电路43.3 报警电路53.4 时序控制电路6第四章 设计结果及分析74.1 结果及分析174.2 结果及分析284.3 结果及分析394.4 结果及分析410总 结11致 谢12参考文献13附录 芯片引脚图14摘 要设计制作一个数字抢答器,要求同时供8名选手或8个代表队比赛,分别用8个按钮S0 S7表示;设置一个系统清除和抢答控

13、制开关S,该开关由主持人控制;抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在LED数码管上显示,同时扬声器发出报警声响提示;选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止;具有定时抢答功能,且一次抢答的时间由主持人设定(如30秒);当主持人启动“开始”键后,定时器进行减计时,同时扬声器发出短暂的声响,声响持续的时间0.5秒左右;参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止;如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00。关键词:八路;抢答器;

14、定时;计时;报警AbstractDesign a digital Responder requirements at the same time for eight players or eight team competition, respectively, with eight buttons S0 S7; setting a system clear and Responder control switch S, the switch is controlled by the moderator; Responder haslatch and display capabilities.

15、 That the players push the buttons, latches the corresponding number, and LED digital tube display, speaker alarm audible alert; player to answer in the implementation of the priority latch priority to answer in the number of players has been maintained to the host system cleared; have Responder fun

16、ction of timing, and an answer in the time set by the host (such as 30 seconds); when host starts the Start button, the timer less timing, short sound speaker sound duration of 0.5 seconds ; the players within the set time Responder, Responder effective timer stopped working on the display of the pl

17、ayers number and answer in the time, and keep to the host system cleared; alarm time is reached, no one answer in the the Responder invalid, system alarms and prohibit Responder displayed on the timing monitors 00.Keywords:eight; responder; timing; alarm第一章 课题背景(或绪论、概述)1.1 设计简介数字逻辑是计算机和信息专业的重要专业基础课。

18、其中组合逻辑电路与时序逻辑电路是这门课程的重点内容。本课题就是对逻辑电路的综合应用。抢答器在很多相关行业具有广泛的应用,通过本课题可以提高学生的分析和解决问题的能力。要求:(1)理解分立元件门电路,TTL集成逻辑门电路和常用器件的基本功能及用法。(2)熟悉基本电路的分析与设计方法,掌握七段数码管的应用。(3)本次实验要求实现一个8组抢答器的基本功能。要求用EDA软件进行仿真,并使用给定的元器件搭建逻辑电路进行验证。通过八路数字抢答器的设计实验,要求学生回顾电子技术的基础理论和基础实验,掌握组合电路,时序电路和集成电路的综合使用,熟悉掌握优先编码器,触发器,计数器,555电路的应用方法。达到数字

19、实验课程大纲所要求掌握的基本内容。1.2 设计要求与内容设计制作一个数字抢答器,要求同时供8名选手或8个代表队比赛,分别用8个按钮S0 S7表示;设置一个系统清除和抢答控制开关S,该开关由主持人控制;抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在LED数码管上显示,同时扬声器发出报警声响提示;选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止;具有定时抢答功能,且一次抢答的时间由主持人设定(如30秒);当主持人启动“开始”键后,定时器进行减计时,同时扬声器发出短暂的声响,声响持续的时间0.5秒左右;参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显

20、示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止;如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00。第二章 设计简介及设计方案论述2.1 总体方案设计总体方框图如图1所示。工作原理:接通电源后,主持人将开关拨到“清除”状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;主持人将开关拨到”开始状态,宣布开始抢答器工作。定时器倒计时,扬声器给出声响提示。选手在定时时间内抢答时,抢答器完成:优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关

21、。2.2 总方案图 图1 智能抢答器系统组成框图第三章 详细设计3.1 抢答电路 参考电路如图2所示。该电路完成两个功能:一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号;二是禁止其他选手按键操作无效。工作过程:开关S置于“清除”端时,RS触发器的 端均为,个触发器输出置,使74LS148处于工作状态。当开关S置于“开始”时,抢答器处于等待工作状态,当有选手将键按下时(如按下S5),74LS148的输出 经RS锁存后,1Q=1, 74LS48 =1,处于工作状态,QQQ=101,经译码显示为“”。此外,1,使ST的非 ,处于禁止状态,封锁其他按键的输入。当按键松开即按

22、下时, 此时由于仍为,使74LS148的ST的非,所以74LS148仍处于禁止状态,确保不会出二次按键时输入信号,保证了抢答者的优先性。如有再次抢答需由主持人将开关重新置“清除“然后再进行下一轮抢答。74LS148为线线优先编码器。 图2 抢答电路原理图3.2 定时电路由节目主持人根据抢答题的难易程度,设定一次抢答的时间,通过预置时间电路对计数器进行预置,计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路可选用十进制同步加减计数器74LS192进行设计,具体电路如图3所示。图3 定时电路原理图3.3 报警电路由555定时器和三极管可构成的报警电路如图4所示。其中555构成多谐振荡器,其输出信号

23、经三极管推动扬声器。PR为控制信号,当PR为高电平时,多谐振荡器工作,反之,电路停振。图4 报警电路原理图3.4 时序控制电路时序控制电路是抢答器设计的关键,它要完成以下三项功能: 持人将控制开关拨到“开始”位置时,扬声器发声,抢答电路和定时电路进人正常抢答工作状态。 当参赛选手按动抢答键时,扬声器发声,抢答电路和定时电路停止工作。 当设定的抢答时间到,无人抢答时,扬声器发声,同时抢答电路和定时电路停止工作。图5 时序控制电路图第四章 设计结果及分析4.1 结果及分析1分析:主持人按下清零开关的结果,减时计数器显示初始化的30,抢答器显示0(不是零号选手按下,而是初始结果)。当主持人将开关按到

24、开始时,减计器会开始工作,扬声器发声。4.2 结果及分析2分析:在减计器显示为24时,四号选手按下开关,抢答器显示4。扬声器发声。4.3 结果及分析3分析:抢答时间已完即减计器显示一到达00时,还没有选手按下开关抢答,减计器停止工作,扬声器发声。4.4 结果及分析4分析:还剩23秒的抢答时间时还没有选手抢答。总 结 在我们整个小组的协同努力下,我们最终完成了八路抢答器的课程设计实验。在实验的初期我们上网查询了八路抢答器的相关资料,也了解了所需要的芯片和器材以及各个芯片的引脚图和各种器材的使用方法。在开始实验的时候,感觉整个电路图比想象当中要复杂,但是我们相信通过我们的努力我们可以把它完成到我们

25、想要的结果。但是总在我们感觉快要得到我们想要的结果的时候,总是发现某些地方出现了问题,而这个问题让我们不知道是来自哪个地方。但是通过和周围同学的交流和探讨,我们渐渐地找出我们实验的错误,然后一个个地来改正,最终在我们小组成员的共同努力下我们成功地得到了我们想要的结果,完成了我们的实验。虽然实验的过程没有想象中的那么顺利,但是我们通过我们小组团队的共同努力完成了我们的实验,感觉很高兴和由衷的欣慰;同时感觉团队的力量是非常强大的,我们要在以后的学习和工作中要认识到这一点和利用好这一点,来增强团队能力和个人能力。致 谢 首先我要感谢我们的指导老师王春梅老师,没有您的悉心指导,我们不可能那么快完成任务

26、,您交给了我很多东西,谢谢!还有我的组员 :在我们的共同努力下,我们顺利地完成了任务,我们的良好分工和团结合作成就了我们的结果。还有 ,总是在我最困难的时候出手相助,帮我们解决了一个又一个问题,在此特别感谢。参考文献1 王永军、李景华编.数字逻辑与数字系统.第二版.北京:电子工业出版社,20022 沈嗣昌编.数字设计引论.北京:高等教育出版社,20003 实用电子电路手册编写组编.实用电子电路手册(数字电路分册).北京:高等教育出版社,19924 翟生辉等.数字逻辑电路.第一版.西安:西安交通大学出版社,1995附录 芯片引脚图74ls48:74ls279:74ls148引脚图:74ls148功能表:74ls192引脚图:74ls192功能表:

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 办公文档 > 其他范文


备案号:宁ICP备20000045号-2

经营许可证:宁B2-20210002

宁公网安备 64010402000987号