《机电一体化机械设计专业论文42548.doc》由会员分享，可在线阅读，更多相关《机电一体化机械设计专业论文42548.doc（20页珍藏版）》请在三一办公上搜索。
1、题目： 基于八路抢答器的设计 目录摘要. 6前言.71.系统框图及原理简述.71.系统框图.71.原理简述.72. 主要器件介绍.82.1优先编码器 74LS148.82.译码器及应用.92.3BCD显示译码驱动器.112.4RS触发器.122.5计数器.132.6555定时器.163. 电路设计.173.1抢答部分.173.2定时电路.183.3时钟产生和时序控制电路.193.4报警控制电路.204. 整机调试.21结束语.22参考文献.23八路抢答器的设计摘 要随着现代娱乐节目及其它环节的需要，也为了更加完善节目的紧张气氛和观众的互动，所以就出现了多路智力抢答器，本抢答器的基本功能：它可同
2、时供8名选手或8个代表队参加比赛，他们的编号分别是I0I7，各用一个抢答按钮，按钮的编号分别与选手的编号相对应，分别是S0S7。关键词：74LS48 RS触发器 74LS192 555定时器前言随着现代科学技术的发展，抢答器械也由以前的各种传统式抢答器演变到现在的数字式抢答器。抢答器应用广泛，工厂、学校和电视台等单位常举办各种智力竞赛, 抢答器是必要设备。在各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。从而达不到抢答的真正效果，为了解决此类问题，现代科学技术把抢答器推上一个新的平台，从而告别了
3、传统抢答模式。数字抢答器是利用一些数字集成电路组成，其中包括抢答电路、定时电路、时钟产生和时序控制电路、报警电路等组成。数字抢答器能够弥补以前的诸多不足之处，以提高信号接收的快速性、精确性。应用到日常生活中能够给人们带来更大的方便，以提高效率。1.系统框图及原理简述1.1 系统框图图1 系统框图1.2 原理简述定时抢答器的总体框图如图1所示，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。 定时抢答器的工作过程是：接通电源时，节目主持人将开关置于“清除”位置，抢答
4、器处于禁止工作状态，编号显示器灭灯，定时器倒计时。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。当选手在定时时间内按动抢答键时，抢答器要完成以下四项工作： 优先缎电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；扬声器发出短暂声响，提醒节目主持人注意；控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。 2. 主要器件介绍2.1 优先编码器 74LS14
5、8 编码器在同一时刻内只允许对一个信号进行编码，否则输出的代码会发生混乱。优先编码器既在同一时间内，当有多个输入信号请求编码时，只对优先级别高的信号进行编码的逻辑电路，称为优先编码器。常用的集成优先编码器有74LS148（8线3线）和74LS147（10线4线）两种制式。优先编码器是较常用的编码器，下面以74LS148为例，介绍它的逻辑功能。此芯片为8线3线优先编码器。图2（a）是其功能简图，图2（b）是管脚引线图。 图274LS148的输入端和输出端低电平有效。图2（a）是其功能简图，图中电源和地未画， I()0I()7是输入信号，Y()2Y()0为三位二进制编码输出信号，I()S1时，编码
6、器禁止编码，当I()S0时，允许编码。Y()S是技能输出端，只有在I()S0，而I()0I()7均无编码输入信号时为0。Y()EX为优先编码输出端，在I()S0而的其中之一有信号时，Y()EX0。I()0I()7各输入端的优先顺序为：I()7级别最高，I()0级别最低。如果I()70（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按I()7编码，Y()2Y()1Y()0000。优先编码被广泛用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编码。2.2 译码器及应用译码与编码是相反的过程，是将二进制代码表示的特定含义翻译出来的过程。能实现译码功能的组
7、合逻辑电路称为译码器。二进制译码器:将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路。也称为变量译码器。若输入端有n位，代码组合就有2n个，当然可译出2n个输出信号。显示译码器:由译码输出和显示器配合使用，最常用的是BCD七段译码器。其输出是驱动七段字形的七个信号，常见产品型号有74LS48、74LS47等。目前用于电子电路系统中的显示器件主要有发光二极管组成的各种显示器件和液晶显示器件，这二种显示器件都有笔划段和点阵型两大类。笔划段型的由一些特定的笔划段组成，以显示一些特定的字型和符号；点阵型的由许多成行成列的发光元素点组成，由不同行和列上的发光点组成一定的字型、符号和图形。
8、LED发光二极管由砷化镓、磷砷化镓等半导体材料制成。LED显示器件的供电电压仅几伏，可以和TTL集成电路匹配，单个发光二极管的电流从零点几毫安到几个毫安。它是一种主动发光器件，周围光线越暗，发光显得越明亮，有红、绿、黄、橙、蓝等几种颜色。 (a) 笔划段型显示器 (b) 点阵型显示器 笔划段型和点阵型显示器的示意图(c) 共阳极型显示器 (d) 共阴极型显示器图3 笔划段型LED显示器件字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而LED数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较高，工作电压大约1
9、.53V，驱动电流为几十毫安。图4是七段LED数码管的引线图和显示数字情况。74LS47译码驱动器输出是低电平有效，所以配接的数码管须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配接的数码管须采用共阴极接法。数码管常用型号有BS201、BS202等。图5（a）是共阴式LED数码管的原理图，使用时，公阴极接地，7个阳极ag由相应的BCD七段译码器来驱动，如图5（b）所示。 （a）引线图 （b）七段字形组合情况图4七段LED数码管图5 共阴式LED数码管的原理图和驱动电路2.3 BCD显示译码驱动器表174LS48BCD七段译码驱动器真值表74LS48的输入端是A3A2A1A0
10、四位二进制信号(8421BCD码)，a、b、c、d、e、f、g是七段译码器的输出驱动信号，高电平有效。可直接驱动共阴极七段数码管，LT()，I()BR，I()B/Y()BR是使能端，起辅助控制作用。a bc de f g74LS48A3 A2 A1 A0（a）74LS48功能简图 （b）74LS48管脚引线 图6使能端的作用如下： (1) LT()是试灯输入端，当LT()=0，I()B/Y()BR=1时，不管其它输入是什么状态，ag七段全亮；(2)灭灯输入I()B，当I()B =0，不论其它输入状态如何，ag均为0，显示管熄灭；(3)动态灭零输入I()BR，当LT()=1，I()BR =0时，
11、如果A3A2A1A0=0000时，ag均为各段熄灭； (4) 动态灭零输出Y()BR，它与灭灯输入I()B共用一个引出端。当I()B=0或I()BR =0且LT()=1，A3A2A1A0=0000时，输出才为0。Y()BR与I()BR配合，可用于熄灭多位数字前后所不需要显示的零。2.4 RS触发器当输入端接入S()=R()=1的电平时，如果基本SR触发器现态Q=1、Q()=0，则触发器次态Q=1、Q()=0；若基本SR触发器的现态Q=0、Q()=1，则触发器次态Q=0、Q()=1。即S()=R()=1时，触发器保持原状态不变。当S()=1，R()=0时，如果基本SR触发器现态为Q=1、Q()=
12、0，因R()=0，会使Q()=1，而Q()=1与S()=1共同作用使Q端翻转为0；如果基本SR触发器现态为Q=0、Q()=1，同理会使Q=0，Q()=1。只要输入信号S()=1，R()=0，无论基本SR触发器的输出现态如何，均会使输出次态置为0态。当S()=0、R()=1时，如果触发器现态为Q=0、Q()=1，因S()=0，会使G1的输出端次态翻转为1，而Q=1和R()=1共同使G2的输出端Q()=0；同理当Q=1、Q()=0，也会使触发器的次态输出为Q=1、Q()=0；只要S()=0、R()=1，无论触发器现态如何，均会将触发器置1。当S()=R()=0时，无论触发器的原状态如何，均会使Q=
13、1，Q()=1。当脉冲去掉后，S()和R()同时恢复高电平后，触发器的新状态要看G1 和G2两个门翻转速度快慢，所以称S()=R()=0是不定状态，在实际电路中要避免此状态出现。基本SR触发器的逻辑图、逻辑符号和波形图如图1-5所示。基本SR触发器的输出端Q随输入电平S()和R()变化,表2是基本SR触发器功能真值表，用它来描述SR触发器的逻辑功能。由表2化简得到逻辑功能表达式（也称为特性方程）如式1.1所示，SR=0，称之为约束条件。图7是74LS279管脚引线图。表2 基本SR触发器功能真值 S() R()Q 功能0 0X 不定0 11 置11 00 置01 1Q 保持综上所述基本SR触发
14、器具有置0、置1、保持功能且不允许与同时为0，集成产品74LS279就是这种四SR触发器。对应的特性方程为：Qn+1=S+R()QnSR=0 （1.1）其中Qn表示现态，即原态。Qn+1表示次态，即新状态。图7 74LS279管脚引线图2.5 计数器十进制计数器品种很多，有十进制加法计数器、十进制减法计数器和十进可逆计数器。74LS192是属8421BCD码，它的功能真值表如表3所示。从表3可见：CR是异步清零端，且高电平有效。LD()是并行置数端，低电平有效，且在CR=0有效。CPU和CPD是两个时钟脉冲，当CPD=1，时钟脉冲由CPU端接入。并且CR=0，LD()=1时，74LS192处于
15、加法计数状态；当CPU脉冲从CPD端输入，且CR=0，LD()=1时，74LS192处于减法计数状态；CPD=CPU=1时，计数器处于保持状态。CO()是进位端，BO()是借位端。表3 74LS192功能真值表CR LD() CP2 CPD D3 D2 D1 D0 Q3x+1 Q2x+1 Q1x+11 0 0 00 1 d3 d2 d1 d0d3 d2 d10 1 1 加法计数0 1 1 减法计数0 1 1 1 保持计数器选用汇总规模集成电路74LS192进行设计较为简便，74LS192是十进制可编程同步加锁计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加锁计数功能。图8是74
16、LS192外引脚及时序波形图。图中CPU、CPD分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。LD()是异步并行置数控制端（低电平有效），CO()、BO()分别是进位、借位输出端（低电平有效），CR是异步清零端，D3-D0是并行数据输入殿，Q3-Q0是输出端。74192的工作原理是：当LD()=1，CR=0时，若时钟脉冲加到CPU端，且CPD =1 图8 74LS192外引脚及时序波形图则计数器在预置数的基础上完成加计数功能，当加计数到9时，CO()端发出进位下跳变脉冲；若时钟脉冲加到CPD端，且CPU =1，则计数器在预置数的基础上完成减计数功能，当减计数到0时，BO() 端发出借位下
17、跳变脉冲。74LS192是同步十进制可逆计数器，其逻辑符号和引脚排列如图9（a）、(b)所示。Q3 Q2 Q1 Q074LS192D3 D2 D1 D0 CRCPUCPDLD（a）（b）74LS1921234567816.1514131211109VCC D0 CR BO CO LD D2 D3D1 Q1 Q0 CPD CPU Q2 Q3 图974LS192具有下述功能：异步清零：CR=1，Q3Q2Q1Q0=0000异步置数：CR=0，LD()=0，Q3Q2Q1Q0=D3D2D1D0保持： CR=0，LD()=1，CPU=CPD=1,Q3Q2Q1Q0保持原态加计数：CR=0, LD()=1，C
18、PU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数减计数：CR=0, LD()=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数利用集成计数器芯片可方便地构成任意（N）进制计数器。2.6 555定时器555定时器（又称时基电路）是一个模拟与数字混合型的集成电路。按其工艺分双极型和CMOS型两类，其应用非常广泛。图10是555定时器内部组成框图。它主要由两个高精度电压比较器A1、A2，一个RS触发器，一个放电三极管和三个5K电阻的分压器而构成。图10 555定时器组成框图它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。8脚：外接电源VCC，双极型时基电路V
19、CC的范围是4.5 16V，CMOS型时基电路VCC的范围为318V。一般用5V。3脚：输出端Vo2脚：TL()低触发端6脚：TH高触发端4脚：R()D是直接清零端。当R()D端接低电平，则时基电路不工作，此时不论TL()、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为2/3Vcc,1/3Vcc的情况下，555时基电路的功
20、能表如表4示。表4 555定时器的功能表清零端高触发端TH低触发端Qn+1放电管T功能00导通直接清零10导通置011截止置11Qn不变保持3. 电路设计3.1 抢答部分 一是将抢答选手的编号识别出并锁存显示到数码管上，二是使其他选手按键无效；三是有人抢答时输出时序控制信号，使计数电路停止工作并报警。图11 抢答部分电路S ： 输入，与主持人总控相接，此处控制数码管的清零；/ST ： 输入， 74148 的使能控制端（由 7400 输入）； /YEX ： 输出，报警时序控制（与 74121 相连）； CTR ： 输出，报警时序控制（与 7400 相连）；该部分主要由 74148 优先编码器、锁
21、存器 74279 、译码器 7448 组成和按键、 7 段数码管组成。如图所示，抢答输入端为 74148 的 /I7 到 /I0 脚，当有选手按键时， 74148 的相应的引脚为低电平，电路完成以下动作： （1）、 74148 将编码输入到锁存其中，并通过锁存器由 7448 译码后显示到数码管上； （2）、 74148 译码输出端 /YEX 0 ，通过控制时序电路使 74148 的使能端 /ST 为 1 ， 74148 停在译码工作，使以后其他选手的按键无效； （3）、时序信号 /YEX=0 ， CTR=1 ，通过控制时序电路使计时电路停止工作，报警电路报警。 3.2 定时电路主要实现抢答倒计
22、时，同时通过输出接口与时序控制电路相接，实现时序控制，当无人抢答且时间到时，报警。图12 定时电路CLCK ： 输入，计数脉冲，时序控制电路产生， 由 7411 输出； S ： 输入，主持人总控，此处控制计数器 74192 的预置数； BO2 ： 输出，倒计时时间到时输出低电平 0 ，与时序电路 74121 相接，控制报警； 该部分主要由 555 脉冲产生电路、 74192 减法计数电路、 7448 译码电路和 2 个 7 段数码管即相关电路组成。两块 74192 实现减法计数，通过译码电路 7448 显示到数码管上，其时钟信号由时钟产生电路提供。 74192 的预置数控制端实现预置数，当主持
23、人按下控制按键 S 时，实现预置。按键弹起后，计数器开始减法计数工作，并将时间显示在 LED 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， BO2 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。 3.3 时钟产生和时序控制电路为计数电路提供计数脉冲，同时完成主持人控制以及以上各部分的逻辑控制协调，使电路正常工作。 图13 时序控制电路BO2 ： 输入，由计数电路产生； CTR ： 输入，由抢答电路产生； /ST ： 输出，控制抢答电路； CLCK ： 输出，提供给计数电路； 该部分主要由定时器 555 、单稳态触发器 74121 、与
24、非门 7400 、三段输入与门 7411 和相关电路组成。由 555 产生计数脉冲，通过 7400 和 7411 结合控制信号 BO2 、 CTR 控制输入到计数电路的脉冲有无。脉冲周期 t=(R1+R2)Cln2，选择电容为 10uF ，电阻(R1+R2)的值为 144.44 时 t 为一秒，本设计中选取 R120K ，R262K ，t0.998S 。输出到计数电路的脉冲为 CLCK=CTR()BO2CP，抢答开始时， BO2=/ST=1，故CLCK=CP ，计数器正常工作，ST()=BO2CTR()，当计数时间到时（ BO2=0 ）或者有人抢答时（ CTR=1 ）， /ST=1 ， 741
25、48 使能端为高电平，禁止编码，即此后的抢答无效。3.4 报警控制电路 完成抢答开始、枪答选种的报警提示和控制时间结束的报警提示。图14 报警控制电路/YEX ： 输入，由抢答电路提供 BO2 ： 输入，由计数电路提供 S ： 输入，来自主持人按键 PR ： 来自 74121 的 /Q ，与 555 的 RST 脚相接，控制 555 的振荡振荡与否。主要由 555 时钟电路（用于控制报警声音频率）、蜂鸣器即相关的延时电路和控制电路组成。单稳态触发器 74121 通过信号 /YEX 、 BO2 、 S 控制报警与否和报警时间， 555 时钟电路产生脉冲时钟。当 74121 输出单稳态触发器的输出
26、延时：tw=REXTln2。取 CRXT 10uF, REXT=620K, 有tw=REXTln2 4.3 秒。上电时， 74121 的状态为 ， PR=1 ， 555 振荡，蜂鸣器按时钟频率鸣叫，表示电路正常工作；当主持人按下键时，不能报警提醒选手，由于 121 不能实现次功能，这是本设计的缺陷；在规定的时间有人抢答时， /YEX 由 1 跳变到 0 74121 有状态 2 ，即 /Q 输出暂态低电平，蜂鸣器连续发声报警，持续时间为tw =4.3 秒；如果在规定时间内无人抢答， BO2 由 1 跳变到 0 ， 74121 有状态 2 ， /Q 输出暂态低电平，蜂鸣器连续发声报警持续时间为tw
27、。4. 整机调试根据需求选择电路的设计单元进行组合，按照装配图或原理图进行器件装配，装配好之后进行电路的调试。 打开电源之前，先按照系统原理图检查制作好的电路板的通断情况，并取下 PCB 上的集成块，然后接通电源，用万用表检查板上的各点的电源电压值，完好之后再关掉电源，插上集成块。 调试好后正常的工作状态为：开始时，主持人将控制开关接地，抢答电路部分锁存器 74LS279 的状态输出全为 0 ， 74LS48 的灭灯输入与锁存器 74LS279 的 Q1 相接，故抢答电路无显示（清除）；与此同时，在计时电路部分，减法计数器 74LS192 的预置数端为 0 ，将事先的预置数送入减法计数器中。当
28、主持人按键弹起时 ，计数器开始计数工作，抢答开始。 在没有人按键且抢答时间没到时，优先编码器 /YEX 输出为 1 ，计数器 BO2 输出为 1 ，ST()=BO2CTR() 0,CLCK=CTR()BO2CP优先编码器和计数器都正常工作；当在规定时间有人按下抢答按键时， /YEX 输出为“0”， CTR=1 ， /ST=1 ，优先编码器停止工作，此后选手的抢答无效，电路将按键者的编号显示在 LED 上； 同时， CTR=1 ，计数部分的计数脉冲CLCK=CTR()BO2CP=0，计数器停止工作，此时的倒计时时间记录并显示在 LED 上； /YEX 由 1 跳变到 0 ， 74121 有状态
29、2 ，即 /Q 输出暂态低电平，蜂鸣器连续发声报警，持续时间为tw =4.3 秒。 如果在规定时间内无人抢答， BO2 由 1 跳变到 0 ， 74121 有状态 2 ， /Q 输出暂态低电平，蜂鸣器连续发声报警持续时间为tw =4.3 秒； ST=1 ，抢答电路停止工作，此后的抢答按键无效 。结束语在做毕业设计的过程中，我深深地感受到了自己所学到知识的有限，明白了只学好课本上的知识是不够的，要通过图书馆和互联网等各种渠道来扩充自己的知识。在设计的过程中我曾经遇到过问题。通过向比自己成绩好的同学请教以及到网上查找一些相关的资料，知道了出现错误的地方，加以改正错误。错误并没有使我轻易放弃，而使我
30、从中学习到了如何对待遇到的困难，进一步培养了学习态度和耐心。在设计的过程中我发现自己有许多的不足，必需向同学请教才能解决问题，促进了自己学习积极性。参考文献1李中发.数字电子技术（第二版）.北京：中国水利水电出版社，20072 刘守义，钟苏.数字电子技术.西安：西安电子科技大学出版社，20013 祝慧芳，黄洁，姚四改，数字电子技术基础.武汉：中国地质大学出版社，20014 曹汉房.脉冲与数字电路.武汉：华中理工大学出版社，19995 张惠敏.数字电子技术.北京：化学工业出版社，2001这些心得会对我以后的学习和工作有帮助作用，衷心感谢李老师在实验过程中给我的谆谆教导；衷心感谢学校给我提供这次毕业设计的机会。在本次论文中，感谢老师对我们的严格要求，使我们学到了很多实用的知识，增强我们的自信心，同时也使自己明白自己存在着很大的不足，认识到了自己的缺点。在以后的学习中，我会加强理论和实践的结合，不断完善自己，使自己的综合能力水平迈向一个新的台阶。
