第二章STM32微处理器概述选编课件.ppt

《第二章STM32微处理器概述选编课件.ppt》由会员分享，可在线阅读，更多相关《第二章STM32微处理器概述选编课件.ppt（57页珍藏版）》请在三一办公上搜索。

1、Cortex-M3的体系结构 STM32F103x处理器的特点 STM32F103x内部结构 STM32F103x的时钟结构 STM32F103x的存储结构 STM32F103x的启动模式 STM32F103x的片上外设,第二章 STM32微处理器概述,2.1 Cortex-M3的体系结构,1.Cortex-M3系列微处理器的主要特点 Thumb-2 指令集架构（ISA）的子集。哈佛处理器架构，在加载/存储数据的同时能够执行指令取指。三级流水线。32 位单周期乘法。具备硬件除法。Thumb 状态和调试状态。处理模式和线程模式。,2.1 Cortex-M3的体系结构,ISR 的低延迟进入和退出。

2、可中断-可继续的LDM/STM，PUSH/POP ARMv6类型BE8/LE支持。ARMv6 非对齐访问。分支预测功能,2.1 Cortex-M3的体系结构,三级流水线及执行过程,2.1 Cortex-M3的体系结构,2.基于 Cortex-M3微处理器的结构,ARM Cortex-M3模块结构,ARM Cortex-M3模块结构,2.1 Cortex-M3的体系结构,3.基于 Cortex-M3微处理器的寄存器组,ARM Cortex-M3处理器内存映射,2.1 Cortex-M3的体系结构,4.Cortex-M3的工作模式与状态,Cortex-M3处理器代码可以是特权执行或非特权执行。线程

3、模式在复位之后为特权访问。这里需要注意的是，处理模式始终是特权访问的。,2.1 Cortex-M3的体系结构,4.Cortex-M3的存储器系统 CM3的存储器系统与从传统 ARM架构的相比，已经有过脱胎换骨般的改革了：CM3的存储器映射是预定义的，且规定好哪个位置使用哪条总线。CM3存储器系统支持“位绑定”(bit-band)操作。CM3的存储器系统支持非对齐访问和互斥访问。这两个特性是直到v7M时才出来的。CM3的存储器系统支持both小端配置和大端配置。,2.1 Cortex-M3的体系结构,5.Cortex-M3的NVIC嵌入式中断控制器 进入中断方式 入栈：把8个寄存器的值压入栈。取

4、向量：从向量表中找出对应的中断服务程序入口地址。选择堆栈指针MSP/PSP，更新堆栈指针SP，更新连接寄存器LR，更新程序计数器PC。高效的低延迟异常处理 NVIC 的寄存器以存储器映射的方式来访问 使能与除能寄存器 悬起与“解悬”寄存器 优先级寄存器 活动状态寄存器,2.1 Cortex-M3的体系结构,标准NVIC包括一个NMI和32个通用物理中断，可配置中断240个，优先级位38位。通过与处理器的紧密结合，加快中断服务程序（ISR）的执行。通过寄存器硬件堆栈，加上退出和重启多寄存器Load-Store操作，可以不用任何汇编代码完成寄存器数据传送。采用尾链（Tail-Chaining）技术

5、，简化激活和挂起的中断之间的数据传送。进入中断和退出中断时，处理器状态硬件自动保存和恢复，无须而外指令消耗。,2.2 STM32F103x处理器的特点,1.内核 ARM 32位的Cortex-M3 CPU 72MHz，高达90DMips，1.25DMips/MHz单周期硬件乘法和除法加快计算2.存储器 从32K字节至128K字节闪存程序存储器 从6K字节至20K字节SRAM,2.2 STM32F103x处理器的特点,3.时钟、复位和供电管理 2.0至3.6伏供电和I/O管脚 上电/断电复位(POR/PDR)、可编程电压监 测器(PVD)、掉电监测器 内嵌4至16MHz高速晶体振荡器 内嵌经出厂

6、调校的8MHz的RC振荡器 内嵌40kHz的RC振荡器 内嵌PLL供应CPU时钟 内嵌使用外部32kHz晶体的RTC振荡器,2.2 STM32F103x处理器的特点,4.2个12位模数转换器,1us转换时间(16通道)转换范围是0至3.6V 双采样和保持功能 温度传感器5.低功耗 3种省电模式：睡眠、停机和待机模式 VBAT为RTC和后备寄存器供电调试模式6.DMA 7通道DMA控制器 支持外设:定时器、ADC、USART、SPI和I2C,2.2 STM32F103x处理器的特点,STM32系列的优点：先进的内核结构STM32系列使用了ARM最新的、先进架构Cortex-M3内核 优秀的功耗控

7、制 STM32处理器具有三种低功耗模式运行模式时使用高效的动态耗电机制，在Flash中以72MHz全速运行时，如果开启外部时钟，处理器仅耗电27mA。待机状态时极低耗电，典型值2uA。电池供电时，提供低电压2.03.6V工作能力。灵活的时钟控制机制,用户可以根据自己所需的耗电/性能要求进行合理优化。RTC可独立供电，外接纽扣电池供电。,2.2 STM32F103x处理器的特点,性能出众而且功能创新的片上外设 STM32处理器片上外设的优势来源于双APB总线结构。其中有一个高速APB,速度可达CPU的运行频率,连接到该总线上的外设能以更高的速度运行。USB:12Mbit/s USART:4.5M

8、bit/s SPI:18Mbit/s IIC:400kHz GPIO:18MHz翻转 PWM:定时器72MHz输入 针对 MCU 应用中最常见的电机控制，STM32 对片上外围设备进行一些功能创新。内嵌适合三相无刷电机控制的定时器和ADC,2.2 STM32F103x处理器的特点,高级PWM定时器提供：6路PWM输出 死区产生 编码器输入 霍尔传感器 边沿对齐和中心对齐波形 完整的向量控制环 紧急故障停机,与2路ADC同步,与其它定时器同步 可编程防范机制可用于防止对寄存器的非法写入 双通道ADC采样/保持,12位1uS,连续/独立模式,多触发源 易于开发，可使产品快速进入市场,2.2 STM

9、32F103x处理器的特点,高度的集成整合 STM32处理器最大程度地实现集成，尽可能地减少对外部器件的要求 内嵌电源监控器，带上电复位、低电压检测、掉电检测 自带时钟的看门狗定时器 一个主晶振(416MHz晶振)驱动整个系统，内嵌PLL产生多种频率；RTC时钟可内部也可外部晶振(32kHz)内嵌精密8MHzRC振荡电路，可作为主时钟 LQPF封装仅需7个滤波电容,2.3 STM32F103x内部结构,2.3 STM32F103x内部结构,2.3 STM32F103x内部结构,2.3 STM32F103x内部结构,四个主动单元 M3内核的ICode总线(I-bus)、DCode总线(D-bus

10、)、系统总线(S-bus)、DMA(DMA1、DMA2、以太网DMA)。四个被动单元 内部SRAM、内部闪存、FSMC、AHB到APB桥。ICode总线 将M3内核的指令总线与FLASH指令接口相连，用于指令预取。DCode总线 将M3内核的数据总线与FLASH数据接口相连，常量加载和调试。,2.3 STM32F103x内部结构,系统总线 将M3内核的系统总线与总线矩阵相连，协调内核与DMA访问。DMA总线 将DMA的AHB主控接口与总线矩阵相连，协调CPU的DCode和DMA到SRAM、闪存、外设的访问。,2.3 STM32F103x内部结构,总线矩阵协调内核系统总线和DMA主控总线间的访问

11、仲裁，仲裁采用轮换算法。包含DCode、系统总线、DMA1和DMA2总线、被动单元。AHB到APB桥两个AHB/APB桥在AHB和两个APB总线间提供同步连接。APB1速度限于36MHz，APB2全速最高72MHz,2.3 STM32F103x内部结构,2.3 STM32F103x内部结构,2.4 STM32F103x的时钟结构,时钟监视系统一旦HSE失效则自动切换至SYSCLK=HSI,晶振可关闭或旁路,晶振可关闭或旁路,内置振荡器可关闭,输出内部时钟,2.4 STM32F103x的时钟结构,2.4 STM32F103x的时钟结构,系统复位后，所有外设全部关闭，但 SRAM 和 FLASH接

12、口（FLITF）除外 使用外设之前需打开该外设时钟，设置 RCC-AHBENR寄存器 三种不同的时钟源可被用来驱动系统 时钟(SYSCLK)：HSI振荡器时钟 HSE振荡器时钟 PLL时钟,2.5 STM32F103x的存储结构,存储组织：存储系统采用统一编址方式，小端方式 4GB的线性地址空间内，寻址空间被分成8 个主块 block0block7 每块512MB 片内Flash：从0 x0000 0000开始 片内SRAM：从0 x2000 0000开始代码空间数据空间位段、位段别名,2.5 STM32F103x的存储结构,存储组织：程序存储器、数据存储器、寄存器和输入输出端口被组织在同一4

13、GB的线性地址空间内，存储系统采用统一编址方式。数据字节以小端格式存放在存储器中。一个字的最低地址字节为该字的最低有效字节，最高地址字节是最高有效字节。可访问的存储器空间被分成8个主要块，每个块为512MB。其他所有没有分配给片上存储器和外设的存储器空间都是保留的地址空间。,2.5 STM32F103x的存储结构,4GB的线性地址空间内，寻址空间被分成8个主块 block0block7 每块512MB 片内Flash：从0 x0000 0000开始 片内SRAM：从0 x2000 0000开始 寄存器 片上外设 代码空间 外部外设数据空间 外部存储器位段、位段别名,2.5 STM32F103x

14、的存储结构,2.5 STM32F103x的存储结构,地址范围固定分配给处理器系统控制寄存器、位段区域、位段别名,2.5 STM32F103x的存储结构,存储器映射：,2.5 STM32F103x的存储结构,存储器映射：,如果某款处理器不带有某个片上外围，则该地址范围保留。,2.5 STM32F103x的存储结构,存储器映射：,2.5 STM32F103x的存储结构,存储器映射：,如果某款处理器不带有某个片上外围，则该地址范围保留。,2.5 STM32F103x的存储结构,FLASH 由 Main Block 和 Information Block组成 Main Block：存放用户程序，最高5

15、12KB地址范围：0 x0800 00000 x0807 FFFF小容量：16K-32K，最大4Kx64bit共32x1K页中容量:64K-128K,最大16Kx64bit,共128x1K页大容量:256K-512K,最大64Kx64bit共256x2K页互联型：最大32Kx64bit，共128x2K页 Information Block：System Memory 2KB:0 x1FFFF000-0 x1FFFF7FF ISP Bootloader程序 Option Bytes 16B:0 x1FFF F800-0 x1FFFF80F,2.5 STM32F103x的存储结构,特殊区域FLAS

16、H,2.5 STM32F103x的存储结构,SRAM 最大64KB 地址范围：0 x2000 00000 x2000 FFFF 片上外设地址映射：,2.5 STM32F103x的存储结构,2.5 STM32F103x的存储结构,2.5 STM32F103x的存储结构,位段(bit-band)、位段别名 存储空间中包括两个位段区，该区域既可字操作，又可位操作。SRAM最低1MB空间:0 x200000000 x200FFFFF 外设最低1MB空间:0 x400000000 x400FFFFF 为方便位段区操作,安排两个32M位段别名区 位段区中每一位映射位段别名区中的一个字 通过对别名区中某个字

17、的读写操作,可实现对位段区中某一位的读写操作。别名区2个32MB：SRAM：0 x2200 00000 x21FF FFFF 外设：0 x4200 00000 x41FF FFFF,2.5 STM32F103x的存储结构,位段(bit-band)、位段别名 位段别名区中的字与位段区的位映射公式：bit_word_addr=bit_band_base+(byte_offset x 32)+bit_number x 4 如SRAM位段区中地址0 x20000300字节中位2 被映射到别名区中的地址为：0 x22006008=0 x22000000+(0 x300 x 32)+(2 x 4),2.5

18、 STM32F103x的存储结构,对别名区中某个字进行写操作：该字的第0位将影响位段区中对应的位 对别名区中某个字进行读操作 若位段区中对应的位为0则读的结果为 0 x0 若位段区中对应的位为1则读的结果为 0 x1 对别名区的读写可实现对位段区中每一位的操作,且仅只需要一条指令即可实现。,2.6 STM32F103x的启动模式,STM32系统启动区:0 x000000000 x0007FFFF,512KB 系统启动之后：CPU从位于0 x00000000地址处的启动区开始执行代码 该区实际既无FLASH,也无SRAM,通过引导配置后,将实际引导区映射到启动区。系统复位后,在SYSCLK第4个

19、上升沿,BOOT管脚的状态被保存。用户通过设置BOOT1、BOOT0的引脚状态选择启动模式。,2.6 STM32F103x的启动模式,CPU从位于0 x00000000处启动区开始执行代码 0 x0000 0000 实际是SP 0 x0000 0004 是执行代码的地址 即使被映射到启动区，仍然可以在原存储空间访问相关存储器 从待机模式退出后，BOOT引脚状态被重新保存 待机时，BOOT管脚需保持,2.6 STM32F103x的启动模式,STM32F10 x通过配置BOOT1:0引脚选择三种不同启动模式,2.7 STM32F103x的片上外设,STM32F10 x外设,2.7 STM32F103x的片上外设,STM32F103xx增强型大容量外设,人有了知识，就会具备各种分析能力，明辨是非的能力。所以我们要勤恳读书，广泛阅读，古人说“书中自有黄金屋。”通过阅读科技书籍，我们能丰富知识，培养逻辑思维能力；通过阅读文学作品，我们能提高文学鉴赏水平，培养文学情趣；通过阅读报刊，我们能增长见识，扩大自己的知识面。有许多书籍还能培养我们的道德情操，给我们巨大的精神力量，鼓舞我们前进。,