《基于DDS技术的信号源设计毕业设计论文.doc》由会员分享，可在线阅读，更多相关《基于DDS技术的信号源设计毕业设计论文.doc（29页珍藏版）》请在三一办公上搜索。
1、 毕 业 设 计（论 文） 设计(论文)题目： 基于DDS技术的信号源设计 目 录摘 要IIIAbstractIV第一章 绪 论11.1课题研究背景11.2课题研究意义11.3 DDS技术的发展2第二章直接频率合成技术的原理分析32.1 DDS技术的原理和特点32.2 DDS的结构分析3 2.2.1 DDS相位累加器32.3 DDS的杂散分析32.3.1 相位截断误差分析32.3.2 幅度量化误差分析32.3.3 D/A输出误差分析3第三章 信号源的整体设计分析53.1频率合成源的指标要求53.2总体方案的分析63.2.1 DDS芯片选取63.2.2 AD9854芯片介绍73.3 输出频谱分析
2、73.4 高速复杂控制实现9第四章 系统硬件设计104.1 系统总体设计104.2 AD9854模块硬件设计104.3 FPGA控制模块硬件设计10第五章 系统软件设计155.1信号产生模块设计155.2 人机交互界面15第六章 系统调试与分析196.1 硬件调试196.2输出功率精度测试196.3 杂散测试196.4主要技术指标23第七章总结与展望24参考文献25附 录27致 谢28基于DDS技术的信号源设计摘 要频率合成器是现代电子系统的重要组成部分，它作为电子系统的“心脏”，在通信、雷达、导航、广播电视、遥控遥测等许多领域中得到了广泛的应用。为了适应现代电子技术的不断发展和市场要求，研究
3、制作高性能的任意波形发生器十分有必要，而且意义重大。基于DDS技术的信号源，由于可以获得很高的频率稳定度和精确度，同时可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，因此发展非常迅速。目前我国波形发生器还没有形成真正的产业，并且我国目前在波形发生器的的种类和性能都与国外同类产品存在较大的差距，因此加紧对这类产品的研制显得迫在眉睫。本设计以直接数字频率合成芯片AD9854为核心，实现了高性价比、低相噪和低杂散的DDS信号发生器。使用EP1C6Q240C8N 型FPGA作为AD9854的控制单元，MSP430F449型单片机作为与PC进行通信，设计了一款输出频率范围为0.1Hz至120M
4、Hz;，杂散30dBc的信号发生器。该信号发生器具有双路正交输出，可完成线性调频、相移键控和频移键控等调制功能，具有常规信号发生器所不具备的输出信号通信制式捷变功能，具有低功耗、高稳定和高性价比的特点，可作为目前数字通信设备、雷达和其他电子设备的检测仪表和系统集成部件。关键词：直接数字频率合成（DDS）；信号发生器；AD9854 Based on the signal source of DDS technology designAbstractFrequency synthesizer modern electronic system is the important component o
5、f the electronic system as a heart, in communication, radar, navigation, radio and television, remote control telemetry, and many other areas have been widely used. In order to adapt to the modern electronic technology development and the market requirement, the research production of high performan
6、ce arbitrary waveform generator very necessary, but also of great significance. Based on the signal source of DDS technology, because it can get very high frequency stability and precision, and at the same time can according to need realized all kinds of complex FM, jamming and an am function, it is
7、 developing very fast. At present our country waveform generator have not form a real industry, and in our country at present in the type of the waveform generator and performance with the same products abroad is a substantial gap, therefore stepping up to this kind of products of research appears i
8、mminent.This design by direct digital frequency synthesis chip AD9854 as the core, realized the high performance, low in noise and low stray DDS of signal generator. Use EP1C6Q240C8N type as the control unit AD9854 FPGA, MSP430F449 type single chip microcomputer as and PC for communications, design
9、a kind of output frequency range of 0.1 Hz to 120 MHz; , stray 30 dBc signal generator. The signal generator has double road orthogonal output can be complete linear FM, phase shift keying and FSK etc modulation function with conventional signal generator has become the output signal communication s
10、ystem function with low power consumption, high stability and high ratio of performance characteristics, and can be used for digital communication equipment, radar and other electronic equipment testing instrument and system integration componentsKey words: Direct Digital Synthesis; Signal generator
11、; AD9854第一章 绪 论1.1课题研究背景在通信技术领域中，经常要用一些信号作为测量基准信号或输入信号，也就是所谓的信号发生器。信号发生器有很多种，包括正弦波信号发生器、函数信号发生器、脉冲信号发生器、扫描发生器、任意波形发生器、合成信号发生器等。作为通信系统中必非常重要组成部分的信号发生器，在很大程度上决定了系统的性能，因而常称之为电子系统的“心脏”。随着通信技术的发展，对信号源的要求越来越高，需要的输出频率高达微波频段甚至更高，频率范围从零Hz到几GHz；频率分辨率达到mHz甚至更小，相应频点数更多。同时，对频率合成器功耗、体积、重量等也有更高的要求。而传统的信号源采用振荡器，只能产
12、生少数几种波形，自动化程度较低，且仪器体积大、灵活性与准确度差。而现在要求信号发生器能产生波形的种类多、频率高，而且还要体积小、可靠性高、操作灵活、使用方便及可由计算机控制。所以要实现高性能的信号发生器，必须在技术手段上有新的突破。直接数字频率合成（Direct Digital Synthesizer，简称：DDS）技术是一种新的全数字的频率合成原理，它从相位的角度出发直接合成所需波形。这种技术由美国学者J.Tiercy,M.Rader和B.Gold于1971年首次提出，但限于当时的技术和工艺水平，DDS技术仅仅在理论上进行了一些探讨，而没有应用到实际中去。近30年来，随着超大规模集成、复杂可
13、编程逻辑器件、现场可编程门阵列等技术的出现以及对DDS理论的进一步探讨，使得DDS得到了飞速的发展。由于其具有频率转换快、分辨率高、频率合成范围宽、相位噪声低且相位可控制的优点，因此，DDS技术常用于产生频率快、转换速度快、分辨率高、相位可控的信号，广泛应用于电子测量、调频通信、电子对抗等领域。近年来，已有DDS技术的波形发生器陆续被研制、生产和投入应用。1.2课题研究意义信号源是一种基本的电子设备，广泛应用于通信，雷达，测控，电子对抗以及现代化仪器仪表等领域，是一种为电子测量工作提供符合严格技术要求的电信号设备，和示波器、电压表、频率计等仪器一样是最普遍、最基本也是应用最广泛的的电子仪器之一
14、，几乎所有电参量的测量都要用到信号发生器。综上所述，不论是在生产还是在科研与教学上，信号发生器都是电子工程师信号仿真试验的最佳工具。随着现代电子技术的飞速发展，现代电子测量工作对信号发生器的性能提出了更高的要求，不仅要求能产生正弦信号源、脉冲信号源，还能根据需要产生函数信号源和高频信号源，信号源常有三方面的用途：(1)激励源，作为某些电器设备的激励信号。(2)信号仿真，当要研究一个电气设备在某种实际环境下所受的影响时，需要施加具有与实际环境相同特性的信号，加高频干扰信号，这是旧需要对干扰信号进行仿真。（3）校准源，用于对一般信号源进行校准或对比，有时称为标准源。 而传统信号发生器采用专用芯片，
15、成本高，控制方式不灵活，已经越来越不能满足现代电子测量的需要，正逐步退出历史舞台。可见，为适应现代电子技术的不断发展和市场要求，研究制作高性能的任意波形发生器十分有必要，而且意义重大。基于DDS技术的信号源，由于可以获得很高的频率稳定度和精确度，同时可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，因此发展非常迅速，尤其是最近随着现代电子技术的不断发展，其应用更是有了质的飞跃。目前我国已经开始研制信号发生器，并获得了可喜的成果，但总的来说，我国波形发生器还没有形成真正的产业，并且我国目前在波形发生器的的种类和性能都与国外同类产品存在较大的差距，因此加紧对这类产品的研制显得迫在眉睫。1.
16、3 DDS技术的发展频率合成器是现代电子系统的重要组成部分，它作为电子系统的“心脏”，在通信、雷达、导航、广播电视、遥控遥测等许多领域中得到了广泛的应用。随羞电子技术的不断发展，各类电子系统对频率合成器的要求越来越高，对相位噪声、频率转换时间、频率分辨率、相对工作带宽、功耗等多种指标同时提出了很高的要求，推动了频率合成技术的发展。早期的频率合成采取的是直接模拟频率合成方式，由一个或多个参考频率源经分频、倍频、混频、滤波得到所需频率。DDS是直接数字频率合成的简称。直接数字合成芯片技术是近10年来随着微电子技术发展而发展起来的。DDS问世之初，构成DDS元器件的速度的限制和数字化引起的噪声这两个
17、主要缺点阻碍了DDS的发展与实际应用。近几年超高速数字电路的发展以及对DDS的深入研究，DDS的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平。DDS技术的实现依赖于高速、高性能的数字器件。第二章 直接频率合成技术的原理分析2.1 DDS技术的原理和特点DDS的基本工作原理是：相位累加器以所设定的频率控制字为步长在参考时钟频率下进行累加，并同时输出正弦查找表的地址，从而得到正弦信号数字表示量的输出，再通过数模转换得到模拟的正弦信号，最后经过低通滤波器得到正弦波形。原理图1.1即为如上表述的DDS基本原理框图。图1.1 DDS基本原理框图由于DDS采用了全数字结构，所以DDS技术具
18、有区别于其它频率合成技术的许多特点：(1)频率转换时间短DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。事实上，在DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS频率转换时间可达纳秒数量级，比使用其他的频率合成方法都要短数个数量级。(2)频率分辨率极高若时钟正的频率不变，DDS的频率分辨率就由相位累加器的位数决定。只要增加相位累加器的位数即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于lm
19、Hz甚至更小。(3)相位变化连续改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。(4)输出频率相对带宽较宽输出频率带宽为50正(理论值)。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40。(5)输出波形的灵活性只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能，产生FSK、PSK、ASK和MSK等信号。另外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩
20、形波甚至是任意的波形。当DDS的波形存储器分别存放正弦和余弦函数表时，即可得到正交的两路输出。2.2 DDS的结构分析DDS的基本结构包括相位累加器，正弦查询表ROM，数模转换器DAC等。2.2.1 DDS相位累加器相位累加器是DDS最基本的组成部分，用于实现相位的累加并存储其累加结果。相位累加器的基本结构如图1.2所示。图1.2 相位累加器基本结构它由一个N比特的加法器和一个N比特寄存器构成，寄存器通常采用N个D触发器来构成。通过把上一个时钟的累加结果反馈回加法器的输入端而实现累加功能。从而使输出结果每一个时钟周期递增FCW。这里N为相位累加器的字长，FCW称为频率控制字。在此基础上，有人提
21、出了改进的相位累加器结构如图1.3所示，该结构降低了输出频谱对相位累加器初始状态值的依赖程度，可降低杂散幅度约4dB。图1.3 改进的相位累加器结构2.3 DDS的杂散分析2.3.1 相位截断误差为了提高频率分辨率 , AD9854采用了 48 - Bit频率控制寄存器 , 因此其相位累加器的宽度L = 48 ;另一方面 ,受 ROM存储容量的限制 ,AD9854不可能嵌入 2L个幅度表 , 而是采取了一个折中的方法将ROM表的深度定为 2W(W= 17) 。这样 , 在查表过程中 , 通常仅取相位累加器的高 17位作为索引 , 从而产生了相位截断误差。 但是 DDS的输出通常都是正弦信号 ,
22、因此 ,它的相位截断具有明显的周期性。尤其是当系统时钟频率是输出正弦波频率的整数倍时 , 这种周期性就更加明显。这相当于周期性的引入了一个截断误差 , 最终的影响就是输出信号带有一定的谐波分量。2.3.2 幅度量化误差受波形ROM和DA转换器字长的限制，存放在波形ROM中的正弦波形幅度码字长也是有限的，从而产生了幅度量化误差或有限字长效应。幅度量化误差在DDS输出谱上表现为背景噪声，其幅度远小于由于相位截断和DAC非线性引起的杂散信号幅度。2.3.3 D/A输出误差分析通常 D/A输出信号并不是理想的模拟信号 ,而是理想信号的一个矩形近似 , 其频谱是对正弦信号进行周期延拓 , 而周期则等于
23、DDS的系统时钟周期。 例如 AD9854的系统时钟为 300MHz ,若输出一个70MHz的正弦波时 , 会在 230MHz的地方出现谐波分量。第三章 信号源的整体设计分析3.1频率合成源的指标要求1. 输出频率范围为：0.1Hz至120MHz;2. 调制模式有：ASK；BPSK；FSK；Ramped FSK；Chirp；AM；FM3. 扫频范围为：5MHz至30MHz；4. 调制度为：0 60%；5. 谐波失真小于：-30 dBc3.2总体方案的分析DDS芯片的选择是频率合成源系统设计的关键，因此，系统设计中选择高性能高时钟频率DDS芯片是最关键的工作。3.2.1 DDS芯片选取本设计我们
24、采用了AD公司的AD9854作为合成信号源的核心。AD9854输出频率高，可以实现各种调制，方便实现多种自动扫频和可控扫频，相位噪声性能好，价格适中，在国内可以直接购买，除了功耗大这个缺点外，其他各方面的性能指标和功能参数都满足信号源的要求。本设计就是应用了DDS芯片AD9854进行设计。3.2.2 AD9854芯片介绍AD9854是由 AD公司生产的单片 DDS芯片 ,它内部集成了 48 - Bit频率累加器、48 - Bit相位累加器、正余弦波形表、12位正交数模转换器以及调制和控制电路 ,该芯片能够在单片上完成频率调制、 相位调制、 幅度调制以及 IQ正交调制等多种功能 , 因而具有很高
25、的性能价格比和广阔的应用领域。AD9854采用高度集成 CMOS技术 , 其内部含有同相、 正交两个高速 12 - Bit D/ A转换器 ,因而可以同时输出同相、正交两路信号。在高稳定度时钟的驱动下 , AD9854可以输出高品质和高稳定度的信号 ,其频率、 幅度、 相位均可编程控制 ,编程速率可达100MHz。同时 ,AD9854内部还含有可编程控制的时钟乘法器 ,其内部时钟速率最大可达 300MHz。 图1.4所示是 AD9854的内部结构。AD9854可以通过内部的一个长 39字节的寄存器表存储有关的各种控制字和状态字。用户可通过I/ O与该寄存器表进行通信 , I/ O缓冲区的内容必
26、须在更新脉冲的作用下才能刷新到寄存器表中 , 这样可以很好地达到同步。I/ O与外部有并行和串行两种通信方式 ,工作在并行通信模式时 ,端口的更新速率最高为 100MHz。图1.4 AD9584内部结构3.3 输出频谱分析在本设计中，AD9854采用300MHz作为时钟。根据奈奎斯特定律，输出的频率极限为150MHz，设计中使用的最大输出频率为120MHz。DDS是一个分频器，在提供一个系统主频的情况下，能够输出低于系统主频，分辨率为2N的正弦波。即每一个主频周期，DAC都会输出一个点，而2N /M个点形成输出频率的一个周期。这就相当于以系统时钟的频率对输出时钟进行采样，在理想情况下的DDS输
27、出如图1.5所示：图1.5 DDS理想输出频谱图在主频附近的第一根谱线是fclock - fout，当输出为120MHz时，此谱线为180MHz。根据虚线所示的包络可知此时两根谱线不仅间隔小，且幅值相当。为使信号发生器最终输出的信号波形不产生失真，故必须在后级使用低通滤波。常用的低通滤波器有巴特沃兹低通滤波器、切比雪夫低通滤波器和椭圆低通滤波器等。综合考虑，为保证带内信号的幅频特性的平坦性，本设计中采用巴特沃兹低通滤波器。使用Multisim软件中的Filter Wizard工具设计了一款低通滤波器，经仿真和实际电路搭试，符合对DDS信号发生器的设计需要。图1.6巴特沃兹低通滤波器原理图图1.
28、7 低通滤波器网络分析仪测试结果3.4 高速复杂控制实现3.4.1并行通信接口时序的最优化当使用FPGA对 AD9854 进行高速并行控制时，必须严格按照 AD9854 的并行通信时序，使用各信号最小的有效时间要求，这是实现高速复杂控制的基础。FPGA程序编写完毕后，可先通过EDA仿真软件验证并行通信的仿真结果，然后修正使之达到AD9854 对时序的要求。图1.8 AD9854并行通信时序表1 AD9854并行通信时序要求名称最小时间描述tASU8.0ns地址总线设置至WR信号有效时间tDSU3.0ns数据总线设置至WR信号有效时间tAHD0ns地址总线保持至WR信号无效时间tDHD0ns数据
29、总线保持至WR信号无效时间tWRLOW2.5nsWR信号置低时间tWRHIGH7nsWR信号置高时间tWR10.5ns写数据时间AD9854并行通信时序如图1.8所示。时序的极限要求如表1所示。通过对照仿真结果与表1中对 AD9854 并行通信时序中的各个最小时间的要求，对程序进行优化，从而实现对DDS的高速复杂控制。3.4.2寄存器使用的最少化在注意并行通信时序的同时，在对 AD9854 进行各种模式的控制过程中，必须减少对无关寄存器的操作。AD9854中共有40个寄存器，在实现某一特定模式时，并不是所有的寄存器都是非用不可的。所以要针对不同的模式，对不同的寄存器进行操作，从而缩短并行通信的
30、数据长度，提高通信的效率，实现高速复杂控制。第四章 系统硬件设计4.1 系统总体设计图1.9 信号源总体结构框图300MHz参考FPGA 控制ADL5530放大器HMC307QS16数字衰减器AD9854DDS单片机及键盘显示50输出DDS单元是系统的核心，本系统使用的AD9854是最高工作时钟频率为300 MHz，是功能非常强大的直接数字频率合成器。一般情况下，DDS时钟频率的40%为实际输出波形的最高频率，AD9854时钟频率300 MHz，则输出波形的最高频率可达120 MHz。AD9854的各类参数，符合信号源的性能要求，所以选择AD9854用于该信号源中。采用EP1C6Q240C8N
31、型FPGA对AD9854进行控制，MSP430F449型单片机作为系统的通信模块处理芯片。4.2 AD9854模块硬件设计AD9854配置电路部分采用2片AMS1117-3.3V稳压块进行供电，各个管腿按照指定的方式进行连接，分别对模拟部分和数字部分进行供电。并且使用1N4148二极管来防止电源接反，提高了可靠度。使用时钟采用30MHz有源晶振，在AD9854内部采用10次倍频，从而达到300MHz 的系统时钟。同时留有时钟外部接口，可以由外部频率源进行输入。提供外部调制接口，可由外部TTL电平进行调制。输出端是双路正交输出，经过120MHz巴特沃兹低通滤波器。控制接口由20针IDE接口与FP
32、GA相连接。其中调制接口通过一个跳线来进行选择是由外部控制还是通过FPGA进行控制。同时有多个跳线接口，可以方便灵活的对使用方式进行实时的改变。由于是高频电路，所以要非常注意对电源的滤波，在AD9854芯片的每个电源输入端口都要增加旁路电容，减少电源所带来的干扰。图2.0 AD9854配置电路原理图由于AD9854的工作电流最高可达1A，所以在PCB设计时要非常注意对芯片散热的设计。本设计中，对2片AMS1117都增加了散热过孔和增大了焊盘面积。在AD9854芯片的方面设置了大面积的焊盘和大量的过孔，防止AD9854芯片温度过高。保证了DDS信号发生器能在长时间工作时能够稳定可靠。图2.1 A
33、D9854电路PCB版图4.3 FPGA控制模块硬件设计为了达到能够对输出信号模式高速的控制，采用了Altera的Cyclone EP1C6Q240C8N型FPGA作为控制单元的主芯片。参考时钟为50MHz，与AD9854并行连接，从而实现高速灵活的控制。下载配置芯片采用EPCS1，留有JTAG和AS两种下载接口，极大的方便了试验与调试。为了保证FPGA在高速下的稳定性，硬件上对电源部分做了较多的滤波工作，使用了大量的滤波电容，改善了工作性能。晶振采用50MHz贴片有源晶振，串口通信配置芯片使用MAX3221来进行驱动。图2.2 FPGA配置电路原理图图2.3 FPGA电路PCB版图第五章 系
34、统软件设计在本设计中，使用Altera公司的EP1C6Q240C8N型FPGA作为AD9854的控制单元，主要负责信号的产生。人机交互模块由TI公司的MSP430F449型单片机来完成，实现与PC进行通信、液晶显示和键盘接收。FPGA与单片机之间采用串行通信。系统中采用FPGA与单片机结合的方式，充分利用了单片机灵活、低功耗和FPGA高速、并行的特点。 5.1信号产生模块设计5.1.1主要控制流程AD9854共有40个寄存器，其中更新时钟寄存器和部分控制寄存器在写入一次之后，当改变信号输出模式时并不需要再更改。所以，系统一上电，就对这些寄存器进行写操作。完成后，等待单片机串口发来数据。根据接收
35、到的数据，控制AD9854输出信号的模式，并且将频率和功率写入对应的寄存器。AD9854在收到所有需要的控制字之后，开始输出信号。FPGA结束对AD9854的操作，开始等待单片机发送来新的数据。串口接收数据配置信号模式配置信号频率AD9854初始化开始配置信号功率波形输出图2.4 FPGA主要控制流程5.1.2 AD9854集成调制模式控制程序分析AD9854有五种工作模式，分别为单频、频移键控、渐增式频移键控、线性调频和二进制相位键控，模式选择可在控制寄存器里进行修改。在程序中，这几种不同的工作模式通过不同的方式实现。图2.5程序试题端口定义1、单频模式是主复位后的默认模式。在控制寄存器1F
36、H地址的Bit3至Bit1位写入“000”，在对应的频率、幅度和相位寄存器写入需要控制字之后，程序中判别在此模式下自动跳过无关的寄存器，结束对AD9854的写操作，即可实现单频模式输出。2、频移键控模式时，程序上首先在控制寄存器1FH地址的Bit3至Bit1位写入“001”，与单频模式不同的是，在对应的频率、幅度和相位寄存器写入需要控制字之后，要在频率控制2号寄存器写入频移之后的频率。由于单片机的计算能力有限，在程序中计算好了1到100MHz一共100个频率字，根据单片机发送来的数据判断正确的频率2的控制字。程序中设置了一个向外按字节发送一串13位巴克码的进程，通过控制芯片的第29管脚来实现2
37、个频率之间的跳变，从而实现频移键控模式输出。3、渐增式频移键控模式是在控制寄存器1FH地址的Bit3至Bit1位写入“010”，在频移键控设置相同寄存器的基础上，程序中要再设置写频率间隔寄存器和增长幅度寄存器，实现自动频扫的功能。程序中结束写控制字的状态机之后，就使用控制调制的进程对AD9854进行控制。4、线性调频模式时在控制寄存器1FH地址的Bit3至Bit1位写入“011”，程序中与渐增式频移键控模式一样也要写频率间隔寄存器和增长幅度寄存器，从而实现自动频扫的功能。在程序中定义了5到30MHz一共25个线性调频带宽，根据单片机发送来的数据判断正确的带宽值发送给AD9854。5、二进制相位
38、键控与频移键控在程序中的实现方法较为相似，但是在控制寄存器1FH地址的Bit3至Bit1位写入“100”。而不同之处就是在程序中不是向频率控制2号寄存器中写入数据，而是向相位控制2号寄存器中写入数据。同样使用程序中相同的巴克码调制进程控制两个相位之间的跳变。图2.6FPGA写寄存器数据时序图5.1.3 FPGA实现幅度调制程序分析AD9854芯片本身不具有幅度调制的功能，但是根据幅度调制的原理，可以通过FPGA与AD9854现有功能的组合来实现。在控制AD9854实现幅度调制时，程序开始与单频模式相同，先在控制寄存器1FH地址的Bit3至Bit1位写入“000”。但是在对应的频率和相位寄存器写
39、入需要控制字之后，程序进入一个循环，每个进程时钟向AD9854的幅度寄存器写入事先计算好的正弦序列，从而达到AD9854的输出幅度呈现正弦调制。5.1.4 FPGA实现频率调制程序分析AD9854芯片本身也不具有幅度调制的功能，但是与幅度调制相同，可以通过FPGA与AD9854现有功能的组合来实现。程序其他部分与幅度调制相同，写完控制字后，程序进入一个循环，每个进程时钟向AD9854的频率寄存器写入事先计算好的正弦序列，从而达到AD9854的输出频率呈现正弦调制。5.2人机交互界面人机交互模块主要由主程序、键盘模块、液晶显示模块和串口通信模块组成。其中键盘和串口通信模块是最主要的部分，实现了信
40、号发生器的两种外围控制方式。下面主要对这两个模块的程序进行分析。图2.7 MSP430单片机主程序5.2.1盘模块程序设计人机交互模块采用MSP430单片机作为核心芯片，当使用键盘作为输入时，程序中通过扫描按下的键，给出对应的键值。在12864液晶屏上显示输入的数据，当输入完所用的数据后，按下确认键。程序中检测到确认键按下后，将之前接受的数据打包，按照规定好的格式，以9600波特率通过串口发送给FPGA。图2.8键盘按键分布图2.9 键盘PCB版图本系统中采用程序控制扫描工作方式。键盘扫描程序自复位后就开始工作，时刻监视键盘，有无键按下，在监视键盘过程中，允许定时器中断，即同时动态显示数据或信
41、息。键盘扫描的具体过程如下:1、查询是否有键按下。首先向行扫描口输出全为0的扫描码，然后从列检测口输入列检测信号，只要有一列信号不为“1”，则表示有键按下。接着要消抖再次确认是否有键按下。2、消去抖动。由于按键是机械开关，在触点闭合或断开的瞬间会出现电压抖动的现象，所以在程序中要有消抖部分，才能正确识别被按下的键。步骤是在延时10ms后，再次读键判断，若两次的状态相同，说明信号稳定，可以继续确定按键的位置。3、确定按下键的行列值。将得到的信号取反，为1的位即为键所在的列。接着进行逐行扫描，依次使输出为0，读取所在列输入信号，若为0，则可确定行值。如果各行都扫描以后仍没有找到，则放弃扫描，认为是
42、键的误动作。4、键值译码。扫描函数的返回值为行列键盘的键特征码，若无键按下，返回值为0。根据得到的键码查表，确定MSP430所要进行的操作，执行相应功能键服务程序。5.1.2串口通信模块程序分析当使用外部串口进行控制时，通过上位机向单片机发送规定格式的数据，单片机检测到数据接收完成后，将数据发送给FPGA。同时在12864液晶上显示“串口控制”，并且锁定键盘，防止数据干扰。由于MSP430F449单片机是集成了双串口，所以使用上更加便捷。发送控制部分与接收控制部分分别是通关过两个移位寄存器组成的。在发送时，当数据正在进行发送，此时UTXIFG0=1，表示不能再向外发送数据，一定要等到现在的数据
43、发送完成后，即UTXIFG0=0时才能继续发送。同样，在接收时，当接收到一串数据之后，会使UTXIFG0=1，表示接收数据的过程已经完成，此数据可以被取走。在本设计中，串口接收模式采用中断方式，在串口发送模式下采用主动方式。两个串口分别工作，互相之间并不会产生干扰。图3.0 MSP430 单片机串口设置程序第六章 系统调试与分析61硬件调试硬件电路的调试分三步走：PCB板卡测试、元器件功能测试、整体测试。第一步PCB板卡测试，主要是对没有焊接任何元件的空PCB板进行测试，测试的对象主要是一些布线密集的信号线、电源线和地线等。测试的内容主要是看信号线有没有短路或者短路，电源和地是否短路等，是否每
44、个器件相应的电源和地的连接都是正确的，避免在芯片的时候损坏芯片。第二步元器件的测试，主要是在元器件焊到了PCB板上以后进行的测试，由于元件大部分都是贴片的，需要仔细焊接，对系统中大量使用的电容电阻要进行仔细的筛选并要求对号入位，而且要防止芯片虚焊导致系统不能正常工作的现象。第三步整板测试是在元件焊接完成但未加电前对电路板进行的检查。该过程是对器件引脚功能的再检查，查看设计是否正确。整板测试可以按照先电源和地，再逐个器件引脚的顺序测试。6.2输出功率精度测试10dBm-20dBm 衰减误差0.7dBm-20dBm-50dBm 衰减误差1.2dBm6.3 杂散测试0.1Hz-50MHz 40dBc
45、50M Hz-120MHz 30dBc6.4主要技术指标输出频率： 0.1Hz 120MHz;频率分辨率： 0.05Hz；调制模式： BPSK；FSK；Ramped FSK；ASK；Chirp；AM；FM输出电平： -50 dBm +10 dBm；输出阻抗： 50；扫频范围： 5MHz 30MHz；调制度： 0 60%；最大频偏： 1 Hz；系统噪声电平： -70 dBm；谐波失真： -30 dBc；非谐波失真： -50 dBc；第七章 总结与展望本文根据现代电子技术的发展需要以及直接数字频率合成技术的特点，设计出了一套基于DDS的高精度信号源，该信号源能够实现扫频、相移键控和频移键控等调制功
46、能，并且可以动态显示输出信号的频率和正弦波信号的瞬时电压值。本文主要完成了以下主要工作：(1)经过对信号源设计技术的研究，分析并指出模拟合成法和直接频率合成法等传统设计方法的局限性，阐述了DDS技术在信号发生器中应用的优势。(2)阐述了性能价格比较高的AD9854直接数字频率合成器芯片的基本原理和性能特点，以及用其研制的信号源。根据课题的要求，给出了基于DDS技术的信号源设计的总体方案，设计开发了基于DDS的硬件系统，给出了整个系统的硬件电路图，详细论述了系统中FPGA主控模块、通信模块、核心模块等的组成原理和设计实现方法。(3)对软件进行调试并进行仿真测试，并用频谱仪观察产生的波形，给出了多种调制模式下的波形。实验表明，所设计的系统能够实现扫频、相移键控和频移键控等调制功能，并能够动态的显示信号频率以及正弦信号电压的瞬时值。信号的频率、相位、幅度的调节精度和抗干扰性等技术性能指标基本上达到了预期的设计目标。通过本文设计以及对DDS的研究表明，DDS技术可以应用在高速宽带频率合成领域，特别是在对频率切换速度、频率分辨率及相噪、杂散要求较高的场合，DDS技术显示了特殊的优势。本文只是DDS技术的初步研究，要达到性能完善，还有很多
