《基于DDS的信号源毕业设计论文.doc》由会员分享，可在线阅读，更多相关《基于DDS的信号源毕业设计论文.doc（65页珍藏版）》请在三一办公上搜索。
1、摘 要本文主要介绍了采用直接数字频率合成DDS芯片实现正弦信号输出，并完成调频，调幅功能。它采用美国模拟器件公司（AD公司）的芯片AD9851，并用AT89C51单片机对其控制，首先从DDS芯片的输出，经低通滤波得到正弦信号，然后对该信号进行调频，调幅。其中调频部分可以通过在软件中修改DDS芯片的频率控制字，相位控制字等来实现，而调幅部分需在DDS输出正弦信号之后外加一调幅器实现。调幅部分将DDS输出作为载波信号，RC振荡器提供1KHz振荡作为调幅信号，它利用了乘法器MC1496完成对正弦信号调制。该系统输出稳定度、精度极高，适用于当代的尖端的通信系统和精密的高精度仪器。本文首先介绍了直接数字
2、合成的原理，然后提出了系统总体设计方案，还有系统硬件电路和软件编写设计等，其中如采用的AD9851芯片和调幅模块电路设计作了详细介绍。关键词：直接数字频率合成(DDS)；AD9851；调频；调幅AbstractThis article mainly introduced uses the direct digital frequency to synthesize the DDS chip to realize the sine signal output, and completes the frequency modulation, the amplitude modulation fun
3、ction. It uses the American simulation component company (AD Corporation) chip AD9851, and with the AT89C51 monolithic integrated circuit to its control, first from the DDS chip output, obtains the sine signal after the low pass filter, then carries on the frequency modulation to this signal, the am
4、plitude modulation. Frequency modulation partial may through revise the DDS chip in software the frequency control word, the phase control word and so on realizes, but the amplitude modulation are partial must after the DDS output sine signal sur- amplitude modulator realization. The amplitude modul
5、ation partially the DDS output took the intelligence signal, the RC oscillator provides the 1KHz vibration to take the amplititude-modulated signal, it used multiplier MC1496 to complete to the sine signal modulation. This system output stability, the precision are extremely high, is suitable for th
6、e contemporary acme communications system and the precise precision instrument. This article first introduced the direct digital synthesis principle, then proposed the system system design plan, but also has the system hardware electric circuit and the software compilation design and so on, like use
7、s the AD9851 chip and the amplitude modulation module circuit design has made the detailed introduction.Key word: Direct digital frequency synthesis (DDS)； AD9851； frequency modulation；amplitude modulation目 录引言11直接数字频率合成（DDS）原理及性能综述11.1 DDS原理11.2 DDS性能62 课题总体方案设计及论证72.1 设计任务及初步规划设计72.2 方案提出及系统整体设计框图
8、72.2.1 系统各部分设计方案72.2.2 系统整体设计框图93 硬件电路设计93.1 直接数字频率合成模块93.1.1 AD9851内部结构103.1.2 AD9851芯片引脚分布及功能介绍103.2 单片机控制电路设计143.3 调幅模块设计163.3.1 MC1496内部结构163.3.2 MC1496静态工作点的设置173.3.3 MC1496在振幅调制中的应用173.4 键盘与显示模块设计204 软件设计214.1 软件实现思想214.2 软件流程图及程序225 系统调试305.1 硬件电路调试315.1.1 调试与测试所用仪器315.1.2 调试过程315.1.3 调试经验总结3
9、15.2 软件调试315.3 总调试316 结论32谢 辞34参考文献35附 录36引言-装 - 订 - 线- 在现代雷达，通信，宇航，仪表，电视广播，遥控遥测和电子对抗等系统中，一个能在一定频率范围内提供一系列高准确度和高稳定度的信号频率源有着广泛的应用价值，同时也是众多应用电子系统实现高性能的关键因素之一。随着应用频率和精度要求的不断提高，传统的晶体振荡器直接输出频率已不能满足要求。因此，大量的频率合成（FS，Frequency Synthesis）技术得以广泛的使用。频率合成通过对一个或多个高稳定度和精确度的参考频率源进行加、减、乘、除运算得到所需的频率。 频率合成（FS）的方法有很多，
10、按其工作模式可以分为：模拟合成和数字合成两种；按其实现的手段可以大致分为：直接合成和锁相环合成两种。目前应用较多的频率合成方式主要有：直接模拟合成，锁相环合成（PLL，phase Locked Loop）和直接数字合成（DDS，Digital Direct Synthesis）。而直接数字频率合成（DDS）则是上个世纪70年代，美国学者j.Tierney等人在撰写的A Digital Frequency Synthesizer一文中首次提出的以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。它将先进的数字信号处理（DSP，Digital Signal Processing）理
11、论和方法引入到频率合成领域中，从而有效解决许多模拟合成技术无法解决的问题。限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视。但由于DDS频率转换速度快，频率分辨率高，以及在频率转换时可保持相位的连续，易于实现多种调制功能，全数字化，可编程，易于微处理器控制，易于单片集成，体积小，价格低，功耗小，生产一致性好，因此，DDS技术近年来得到了飞速发展，它的应用也越来越广泛，可以说直接数字频率合成的兴起也标志着第三代频率合成技术的形成。 1直接数字频率合成（DDS）原理及性能综述1.1 DDS原理直接数字频率合成是近年来发展非常迅速的一种新型频率合成技术，其基本思想是基于正弦
12、查找表。根据正弦函数的产生原理，直接对输入参考时钟进行抽样，数字化，从相位出发，用不同的相位给出不同的电压幅度，最后经滤波平滑输出所需的频率信号。DDS主要由参考频率源、相位累加器、正弦表、转换器（Digital Analog Converter,简称DAC）和低通滤波器（LPF）等组成，其中相位累加器与正弦ROM查找表合称数控振荡器（Numeric Controlled Oscillator,简称NCO），它是DDS的核心。的结构原理图如图.1所示，参考频率源是一个高稳定的晶体振荡器，其输出信号作为DDS合成频率的基准频率，同时保证DDS中各部件同步工作，来自单片机系统的频率控制字K控制相位
13、累加器的累加次数，从而改变输出频率的高低及其相位大小。Nbits相位累加器正弦波形查 找 表NCODACLPFK 输出 参考频率源图1.1 DDS结构原理图相位累加器由位加法器与位累加寄存器级联构成。每来一个时钟脉冲，加法器将频率控制字与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的
14、数据就是合成信号的相位，相位累加器的溢出频率就是输出的信号频率。 用相位累加器输出的数据作为波形存储器（）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到转换器，转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。 在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。下面我们讨论DDS输出频率的推导： 一个频谱纯净的单频信号可表示为
15、： （1.1）只要幅度U和初始相位不随时间变化，是常数，它的频谱就是位于的一条谱线。这里为说明问题方便起见，我们令U=1，=0，即 （1.2）这种单频信号的主要特性是它的相位是时间的线形函数，即 （1.3）相位函数对时间的倒数就常数 （1.4）这就是信号的频率。由式（1-3），（1-4）可知，相位函数是一条直线，它的斜率就是信号的频率。如果对式（1.2）信号进行采样，采样周期为（即采样频率），则可得到离散的波形序列 (n=0,1,2,) （1.5）相应的离散相位序列 (n=0,1,2,) （1.6）式中 （1.7）是连续两次采样之间的相位增量。 若采样值在采样间隔内进行保持，则可得到阶梯状的相
16、位和信号波形。根据采样定理，只要 （1.8）从式（1.5）的离散序列即可唯一地恢复出式（1.2）的模拟信号。保持的作用则是可使得所需模拟信号的分量加大，且将采样形成的高次谐波分量受到很大的抑制。因此，为合成（1.2）的模拟信号，可先生成与其相对应的阶梯信号，再经滤波而得到。从式（1.3）已经知道，是相位函数的斜率决定了信号的频率，从式（1.5）和（1.6）可见，决定相位函数斜率的则是两次连续采样之间的相位增量。因此，只要控制这个相位增量即可控制合成信号的频率。综上所述，为合成所需频率的模拟信号，必须解决以下一些技术问题：(1) 需控制每次采样的相位增量，并输出模的累加相位。这可以用相位累加器来
17、完成；(2) 将模的累加相位变换成相应的正弦函数值的幅度，这里幅度可先用代码表示，这可以用一只读存储器ROM来存储一个正弦函数表的幅值代码；(3) 将幅度代码变换成模拟电压，这可由数模变换器DAC来完成；(4) 相位累加器输出的累加相位在量词采样的间隔时间内是保持的，因而最终从DAC输出的电压也是经保持的阶梯波，需经低通滤波器之后才能得到所需的模拟电压输出。因此，就有了如图1.1所示的DDS基本原理框图。 DDS的工作实质是以参考频率源（用作一个稳定时钟）对相位进行等可控间隔的采样。其工作过程为：(1) 以输入数字信号K确定一个频率值；(2) 该频率值以数字信号累加至相位累加器以生成实时数字相
18、位信息；(3) 数字相位“字”转换成正弦表中相应的数字幅度值：“字”；(4) DAC将数字幅度值转换成模拟幅度值；(5) DDS产生的混叠于干扰由抗混叠滤波器处理后输出。 由于：，其中为一个采样间隔之间的相位增量，采样周期，则： （1.9）通过改变的大小，就可以获得不同的频率输出。 设相位累加器的字长为N，控制ROM产生一整周正弦波输出是L位，则相当于rad，而L位中的MSB（最高有效位）相当于rad，L位中的LSB（最低有效位）相当于rad,同样，相位累加器N位中的LSB相当于rad，即为最小相位增量，因此，频率控制字K值对应的相位增量为： （1.10）将（1.10）式代入（1.9）式，得
19、（1.11）即通过改变K可以得到不同的频率输出。 由式（1.3）可知DDS的频率分辨率（也是最小的频率间隔）为当K=1时的输出频率： （1.12）可见参考输入时钟频率一定时，其频率分辨率由相位累加器的位数N决定。若取=100MHz，N=32，则=0.024Hz，即频率分辨率高达0.024Hz，这也是最低的合成频率。输出频率精度高是DDS的一大特点。 DDS中输出滤波器采用LPF，这是因为DDS合成信号是正弦波时，D/A输出担心好中有许多不需要的寄生谱分量，只有基波分量才是所需的，因此在D/A之后需跟一个低通滤波器。 由Nyquist准则可知，允许输出最高频率为/2，即K，但实际应用中受LPF的
20、限制，小于/2，以便滤除镜像频率，一般： （1.13） 由此可见，DDS的工作频带较宽，可以合成从直流到0.4的频率信号，同时它的输出相位连续，频率稳定度高。 在DDS中，输出信号波形的三个参数（频率，相位和振幅A）都可以用输入数据控制字来定义，因而可以完成数字调制。其频率调制可以由改变频率控制字来实现，相位调制可以由改变瞬时相位字来实现，振幅调制可以用在ROM的DAC之间加数字乘法器来实现。因此，许多厂商在生产DDS ASIC芯片时，就考虑了调制性能，可直接利用这些DDS ASIC芯片完成所需的调制功能，这无疑为实现各种调制方式增添了更多的选择，而且用DDS完成调制所带来的好处是以前粗多完成
21、相同调制任务的调制方案所难以比拟的。 一般的窄带带通信号调制输出可表示为： （1.14）式中是载波频率，u(t)是基带信号的等效低通信号波形。 （1.15）式中，分别为两路正交符号序列，是相应符号的幅度和相角，是基本脉冲波形。当是约束在中传输时， 当 （1.16）调制输出为： （1.17） 此调制波形s(t)可由基于DDS的通用数字调制系统产生。输入数据首先转化成极坐标形式，其中的幅值经过成形和内插滤波器得到幅度调制值，相角为相位调制值，为调制中心频率。 DDS的频率调制高速可变性使其非常适合于进行频率调制。如多级频移键控（MFSK）调制： （1.18）式中是载波频率，为相邻频率间隔，为输入数
22、据=。显然，只需将作为频率值就可以实现MFSK调制，若进一步随时间跳变，则可以实现调频调制。 （1.19）式中T为符号时间，为输入数据，g(t)为高斯低通滤波器的矩形脉冲响应，是载波中心频率。可以推出GMSK信号的实时频率为： （1.20） 输入数据经g(t)的成形滤波再加上载波频率就生成频率调制值，这种方式实现GMSK调制，比正交调制简单而且直接准确地生成波形，兼实现简便和精度高的特点。 由于DDS中NCO的相位，幅度都是数字的，所以用DDS非常易于实现灵活的高精度的数字调制，如FSK，MFSK，ASK，PSK，QPSK，QAM，GMSK等。其调制方式非常方便，调制质量非常好。基于DDS的调
23、制系统可将频率合成和数字合成合二为一，系统大大简化，成本，复杂度也大大降低。 正因为DDS的这些特点，在通信系统，跳频和扩频系统，电子战和干扰系统，多谱勒和线形调频雷达，无线电和电视广播设备，HDTV以及测试设备等系统中必将会有非常广泛的用途，尤其是，它很适宜用于数控多谱勒加到达角探测系统中。1.2 DDS性能相对于传统的合成技术而言，直接数字频率（DDS）由于采用了数字处理技术，因而能够避免许多传统技术的不足。相对于直接模拟合成和锁相环而言，直接数字频率（DDS）主要就有以下特点：(1) 输出频率相对带宽较宽输出频率带宽为s（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑
24、制，实际的输出频率带宽仍能达到s。 (2) 频率转换时间短 是一个开环系统，无任何反馈环节，这种结构使得的频率转换时间极短。事实上，在的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。 (3) 频率分辨率极高若时钟s的频率不变，的频率分辨率就由相位累加器的位数决定。只要增加相位累加器的位数即可获得任意小的频率分辨率。目前，大多数的分辨率在数量级，许多小于甚至更小。 （）相位变化连续 改变输
25、出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。 （）输出波形的灵活性只要在内部加上相应控制如调频控制、调相控制和调幅控制，即可以方便灵活地实现调频、调相和调幅功能，产生、和等信号。另外，只要在的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。 （）其他优点 由于中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。 目前已集成化的DD
26、S芯片主要有CMOS型，TTL型，ECL型以及GaAs型等，其中GaAs型稀密度，甚高速，信噪比可达4075dB，ECL型低密度集成，速度较高，而CMOS型价格便宜，速度较低。而各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能和多功能的DDS芯片（其中应用较为广泛的是AD公司的AD985X系列），为电路设计者提供了多种选择。目前国内能买到的多为CMOS型低价的DDS芯片，它的工作频率较低，不过随着集成制造技术的进步，现在的CMOS型DDS芯片的最高工作频率已可达数百兆赫兹，完全可以满足数控多谱勒加到达角探测系统对频率源的要求。现在DDS的工作速度主要受到D/A变换器的限制。 而本文采
27、用的是AD公司生产的AD9851芯片来实现技术指标的。2 课题总体方案设计及论证2.1 设计任务及初步规划设计 本课题是利用高性能DDS芯片设计频率范围在010 MHz，并能够实现调频、调幅的信号源。要求其频率稳定度小于等于10-6 在对本课题总体规划设计过程中，主要可分成以下几块：(1) 控制电路的设计，其主要功能是完成对DDS芯片的控制，包括频率控制字，相位控制字等的数据输入信号以及频率更新和字输入时钟端等的控制信号。这些控制信号可以由PC机，单片机，可编程逻辑器件PLD，或者常规的数字逻辑电路来产生。PLD是由用户在工作现场进行编程的逻辑器件，在产品研制的未定型阶段，这种方式比较灵活，常
28、规的数字逻辑电路最简单，价格最便宜，最容易上手，但不够灵活。而单片机具有体积小，可控性高，控制功能强，使用方便，性价比较高等诸多优点，我准备采用常用的控制电路的芯片AT8951单片机来完成控制部分的功能。(2) 参考时钟电路设计。参考频率源可选用普通晶体振荡器，温补晶体振荡器或恒温控制晶体震荡器等。其中恒温控制晶体震荡器的性能指标最好，但体积最大，价格也最贵，而普通晶体振荡器虽价格便宜，但其频率稳定度通常较低，所以在工程实际中，一般采用温补晶体振荡器作为DDS的参考时钟输入比较合适。(3) 系统电源设计。系统电源可由直流稳压稳流电源提供，为了安全起见，在电源的后面接上稳压块，由稳压块稳压到电路
29、所需的电压值。直流电源的纹波越小，对提高DDS的性能就越有好处。(4) 正弦信号发生电路。本课题首先要用DDS芯片产生一频率稳定且可调的正弦信号，因此正弦信号性能的好坏直接决定了该设计是否符合技术指标要求，还有进一步的调幅性能的好坏。鉴于2中对DDS芯片AD9851的介绍，用该芯片便可在理论上具有可行性。(5) 波形的整定电路设计。实际设计与实现上，由于输入DDS芯片的参考时钟脉冲效果不理想，DDS相位截断误差,幅度量化误差和DAC的非线形，输出信号存在不同程度的相位噪声和杂散信号，因此在设计中，在DDS输出的输出信号之后加一低通滤波器，滤除不必要的噪声干扰。(6) 调幅电路设计。调幅是本设计
30、一个很重要的环节，用前面正弦信号输出作为调幅载波，利用RC振荡器产生一定频率的正弦信号作为调幅信号，利用乘法器将调幅信号调制到载波频率上。2.2 方案提出及系统整体设计框图2.2.1 系统各部分设计方案 (1)常见信号源制作方法方案 一 ：采用模拟分立元件或单片压控函数发生器MAX038，可产生正弦波，方波，三角波，通过调整外部元件可改变输出频率，但采用模拟器件由于分散性太大，即使使用单片函数发生器，参数也揶揄外部元件有关，因而产生的频率稳定度较差，精度不高，抗干扰能力较低成本较高。方案 二 ：采用锁相式频率合成方案，锁相式频率合成是将一个高稳定度和高精度的标准频率经过加减乘除的运算产生同样稳
31、定度和精确度的 大量离散频率的技术，它在一定程度上解决了既要频率稳定精确，又要频率在较大范围内可变的矛盾，但频率受VCO可变频率范围响，高低频率比不可能作得很高。方案 三：采用DDS，即直接数字频率合成，其原理方框图如图3.1所示：D/A输出地 址产 生RAMD/A基准输出 图2.1它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。具体体现在相对带宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比,正因如此，我们采用方案三。(2) 调频电路 方案 一 ：D/A控制 此方案预先测试
32、和计算好产生固定频率所需的控制电压，为方便控制将它量化存于ROM之中，在需要时利用单片机控制D/A转换即可完成，此方案设计的是一个开环的系统，他的稳定性不好，且频率步进无法做得很小。方案 二 ：压控振荡器压控振荡器的输出频率是随着输入电压的改变而改变的，鉴于此，如果用调制信号来控制压控振荡器的输入电压，即可实现调频。这样显然简单而容易控制，且精度较高。方案三：通过软件实现还可以完全通过改变DDS的频率控制字的方法来实现频率可调。这种方法不需要硬件电路，只是通过软件设计及键盘预设一定频率，由单片机来控制改变DDS频率控制字参数，即可实现调频。因此考虑采用本方案。 (3) 调幅电路方案 一 采用分
33、立器件实现，但其电路制作繁复且性能不甚理想。方案 二 用模拟乘法器MC1496实现调制信号对载波信号的幅度调制，由于输出正弦波频率非常高，根据以往的经验，从1K到1MHZ 得出的波形是很好，但从1MHZ至10MHZ时由于输出幅度不够，波形明显失真。 (4) 显示模块方案一 采用普通LED 显示，其优点是操作方便，但显示信息及功能少，且耗电量大。方案二 采用液晶（LCD）显示，界面形象清晰，内容丰富，可显示复杂字符，易于和单片机接口，且耗电少。故选用该方案。 2.2.2 系统整体设计框图 本系统通过单片机控制AD9851频率控制字实现频率合成，经低通滤波器滤除噪声和杂散信号就可得到比较纯正的正弦
34、信号。同时，调制正弦波信号通过单片机AD采样后，并行输入改变DDS芯片频率控制字就可实现调频，基本不需要外围电路，且最大频偏可由软件任意改变。得到效果比较好的正弦波信号以后，再通过乘法器设计的一个调幅器完成对信号的调幅操作。整个系统的整体设计框图如下图2.2所示：AT89C51AD9851键 盘LPFLCD显示乘法器调幅信号图2.2 系统整体设计框图3 硬件电路设计3.1 直接数字频率合成模块 这里我们采用的是AD公司的DDS系列芯片之一的AD9851，其优异的功能，尤其是其先进的CMOS工艺，使其得到广泛的应用。下面就介绍AD9851的原理及性能。3.1.1 AD9851内部结构AD9851
35、芯片是AD公司生产的最高时钟频率为180MHz，采用先进的CMOS技术的高集成度直接数字式频率合成器件。它由一个高速DDS，一个高性能DAC以及比较器等构成一个完全数字控制可编程频率合成器，其时钟输入端内置一个6倍频器，并且具有始终产生共嫩能够。AD9851的原理框图如图3.1所示： 图3.1 AD9851原理框图 AD9851芯片的主要性能特点有： 语序最高输入时钟180MHz，同时可选择是否启用内含的6倍频乘法器； 带有高性能的十位数模转换器； 内含一个高速比较器； 具有简化的控制接口，允许串/并行异步输入控制字； 采用32位频率控制字； 内部使用5位相位调制字； 允许工作电源范围：+2.
36、7v+5.25v； 可以工作在掉电方式（低功耗）：4mW+2.7v； 其自由寄生动态范围（SFDR）43dB70MHz输出； 采用极小的28脚贴片式封装。 AD9851可用作一个高精度的可编程的数字频率合成器和时钟生成器，当参考时钟源的频率精度很高时，AD9851输出的数字化的模拟正弦波的频率和相位都很稳定，生成的正弦波经滤波后可直接用作频率源，也可通过内部的比较器转换成方波作时钟源。 由于AD9851的核心具有32bits的频率控制字，当系统输入时钟频率为180MHz时，其输出频率分辨率接近0.024Hz。AD9851还提供5bits的可编程相位控制字，其输出相位可以以11.25的增益改变。
37、可编程启用AD9851内部集成的6倍频参考时钟乘法器这样输入的时钟频率不需要很高，且该乘法器具有很小的SFDR和相位噪声。3.1.2 AD9851芯片引脚分布及功能介绍AD9851芯片引脚分布如图3.2所示：图3.2 AD9851引脚分布 AD9851内含一个40bits的积存器，用于储存32位控制字，5位相位调制字以及6倍频参考时钟乘法器使能和芯片掉电方式控制字。AD9851的控制数据，频率控制字和相位调制字可以以并行或串行异步两种方式输入。并行输入时没次输入8bits分5次连续输入，其中，头8bits控制输出相位，6倍频器启动/关闭，掉电工作方式以及输入方式，余下的32bits是频率控制字
38、；串行输入时，40bits串行数据通过其一根数据线（D7）依次串行输入。表3.1列出了AD9851各引脚功能：引脚号引脚名 功能41 2825D0D78位数据输入端，用来装入32位频率和8位相位控制字，D0为最低有效位，D8为最高有效位，同时D7用作40位串行数据输入引脚。 5PGND 6倍频参考时钟乘法器接地端。 6 PVCC6倍频参考时钟乘法器正电源电压引脚。 7 W CLK字输入时钟端。上升沿异步装入并行或串行的频率/相位控制字到40位输入寄存器。 8 FQUD频率更新端。上升沿异步将40位寄存器的内容DDS核心，使其工作。只有当输入寄存器中的内容是允许的有效数据时才能发出一个FQUD信
39、号。 9REFCLOCK参考时钟输入端。CMOS/TTL电平脉冲序列，直接或经过6倍频乘法器输入。直接输入方式下，其输入即是系统时钟，如果6倍频乘法器工作，则乘法器的输出是系统时钟。系统时钟的上升沿有效。 10，19 AGND模拟地。数模转换器和比较器的模拟接地端 11，18 AVDD18脚为数模转换器和比较器的模拟电路正电压端，11脚为参考基准电压 12 Rset数模转换器外部管脚。Rset通过一个3.92 的小电阻为参考基准电压。 13 VOUTN负电平输出端。比较器的互补CMOS逻辑负电平输出。 14 VOUTP正电平输入端。比较器的CMOS逻辑正电平输出。 15 VINN负电平输入端。
40、比较器反向输入。 16 VINP正电平输入端。比较器正向输入。 17 DACBP数模转换器的旁路连接端。 20 IOUTB与IOUT端具有相同特性的DAC互补输出端，IOUTB=IOUT（SFDR最佳时）。 21 IOUT数模转换器的正输入端。输出电流粗要转换为电压，一般通过电阻或转换器与地相接。 22 RESET主复位端，高电平有效。可使DDS累加器及相位补偿寄存器清零。上电后，要先复位再写如程序控制字。 23 DVDD数字电路的正电平输入端。 24 DGND数字地。 表3.1 AD9851引脚功能表 AD9851采用先进的CMOS集成技术，当其工作在最高时钟频率180MHz，电源电压为+5
41、v时，功毫仅为550mW，当电源电压大于3v时，它可在-40+85下正常工作，当电源电压低于3v时，AD9851可在0+85下工作。 上电复位后，AD9851相位累加器的值为0，输出直流，相位偏移寄存岂的值为0，内部程序地址指针指向W0，掉电位清零（不掉电工作），6倍频器不工作，但40位输入寄存岂未被清零，同时AD9851被自动置为行输入模式，40bits控制字通过8位数据线分5次装入40位输入寄存器，其8bits5并行输入数据/控制字功能表如表3.2所示：数据位 W0 W1 W2 W3 W4 D7Phase-b4(MSB)Freq-b31(MSB)Phase-b23Phase-b15Phas
42、e-b8 D6Phase-b3Phase-b30Phase-b22Phase-b14Phase-b6 D5Phase-b2Phase-b29Phase-b21Phase-b13Phase-b5 D4Phase-b1Phase-b28Phase-b20Phase-b12Phase-b4 D3Phase-b0(LSB)Phase-b27Phase-b19Phase-b11Phase-b3 D2Power-DownPhase-b26Phase-b18Phase-b10Phase-b2 D1Logic 0*Phase-b25Phase-b17Phase-b9Phase-b1 D06TEFCLOCKMu
43、ltiplier EnablePhase-b24Phase-b16Phase-b8Phase-b0 (LSB) 表3.2 并行输入方式其中，W0中的D3D7为相位调制字，D2为掉电方式控制字，D2=0为非掉电方式，D2=1为掉电方式，D1在并行方式下始终为0，D0为6倍频器使能位，D0=0，6倍频不工作，D0=1，启用6倍频器，W1W4为输入频率控制字。控制字输入受电平信号控制，W CLK端每来一个上升沿就并行输入一次8bits数据，输入数据的顺序依次为：W0-W1-W2-W3-W4，W CLK端来5个上升沿，8bits5次数据输入完后，40bit输入寄存器满，这时在端来一个上升沿，即可启动DDS核心工作产生所设置的频率信号，同时AD9851内部程序地址指针又回到W0。 串行输入控制字功能表如表3.3所示：W0Freq-b0 LSBW10Freq-b10W20Freq-b20W30Freq-b30W1Freq-b1W11Freq-b11W21Freq-b21W31Freq-b31W2Freq-b2W12Freq-b12W22Freq-b22W32Freq-b32
