《分频器实验报告.doc》由会员分享，可在线阅读，更多相关《分频器实验报告.doc（6页珍藏版）》请在三一办公上搜索。
实验六 分频器郭秀珍 222012315220041一、 实验目的1、 掌握进程语句的语法格式；2、 掌握时序电路中clk上升沿的表示方法；3、 根据数字电路知识，在计数器的基础上实现分频。二、 实验原理1、基本进程语句、clk上升沿的语法编写规则；2、数字电路中计数器的工作原理。三、实验过程文本程序输入RTL图功能仿真时序仿真引脚分配四、实验总结1、 时序电路要放在进程中，所以clk上升沿控制的计数部分要放在process中；2、 引脚分配中，clk时钟信号PIN124 4.194MHZ；3、 计数器中 如q=q+1；所以引入信号，既可作输出也可作输入。五、 实验感想 本实验在计数器的基础上，利用进程语句完成分频器的实验，回顾了数字电路中分频、计数的原理，并进一步熟悉掌握了进程语句、上升沿表示，信号赋值等的语法格式，最后利用Quartus软件进行综合、适配、时序仿真、功能仿真及引脚分配，收获颇深。
