《EDA课程设计LED灯光控制器.doc》由会员分享，可在线阅读，更多相关《EDA课程设计LED灯光控制器.doc（5页珍藏版）》请在三一办公上搜索。
1、EDA课程设计-LED灯光控制器一、 设计要求：1、用VHDL语言设计一个LED灯光控制器，使LED灯管能连续发出四种以上 不同的显示形式。 2、LED灯光变换的快慢节拍可以选择。3、具有清零开关。二、 设计方案根据系统设计要求可知，整个系统共有三个输入信号：控制LED灯光变换节奏快慢的基准时钟信号CLK，系统清零信号CLR，LED灯光节奏变换快慢选择开关SPEED；共有9个输出信号LED8.0，分别用于模拟LED灯。据此，我们可将整个LED灯光控制器CAIDENG分为两大部分：时序控制电路SX和显示控制电路XS，整个系统的组成原理图如图1.1所示三、 主要VHDL源程序：（1） 时序控制电路
2、的VHDL源程序-SX.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SX IS PORT(SPEED:IN STD_LOGIC; CLK:IN STD_LOGIC; CLR:IN STD_LOGIC; CLK1:OUT STD_LOGIC);END ENTITY SX;ARCHITECTURE ART OF SX IS SIGNAL CK:STD_LOGIC; BEGIN PROCESS(CLK,CLR,SPEED) IS VARIABLE TEMP:STD_LOGIC_V
3、ECTOR(2 DOWNTO 0); BEGINIF CLR=1 THEN CK=0;TEMP:=000;ELSIF CLKEVENT AND CLK=1 THEN IF SPEED=1THEN IF TEMP=011 THEN TEMP:=000; CK=NOT CK ; ELSE TEMP:=TEMP+1; END IF; ELSE IF TEMP=111 THEN TEMP:=000; CK=NOT CK ; ELSE TEMP:=TEMP+1; END IF; END IF; END IF;END PROCESS;CLK1=CK;END ARCHITECTURE ART;（2） 显示控
4、制电路的VHDL源程序-XS.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY XS IS PORT(CLK1:IN STD_LOGIC; CLR:IN STD_LOGIC; LED:OUT STD_LOGIC_VECTOR(8 DOWNTO 0);END ENTITY XS;ARCHITECTURE ART OF XS IS TYPE STATE IS(S0,S1,S2,S3,S4,S5,S6); SIGNAL CURRENT_STATE:STATE; SIGNAL FLOWER:STD_LOGIC_VECTOR(8 DOWNTO 0);
5、BEGIN PROCESS(CLR,CLK1) IS CONSTANT F1:STD_LOGIC_VECTOR(8 DOWNTO 0):=001001001; CONSTANT F2:STD_LOGIC_VECTOR(8 DOWNTO 0):=010010010; CONSTANT F3:STD_LOGIC_VECTOR(8 DOWNTO 0):=011011011; CONSTANT F4:STD_LOGIC_VECTOR(8 DOWNTO 0):=100100100; CONSTANT F5:STD_LOGIC_VECTOR(8 DOWNTO 0):=101101101; CONSTANT
6、 F6:STD_LOGIC_VECTOR(8 DOWNTO 0):=110110110; -六种花型的定义 BEGIN IF CLR=1 THEN CURRENT_STATE FLOWER=ZZZZZZZZZ; CURRENT_STATE FLOWER=F1; CURRENT_STATE FLOWER=F2; CURRENT_STATE FLOWER=F3; CURRENT_STATE FLOWER=F4; CURRENT_STATE FLOWER=F5; CURRENT_STATE FLOWER=F6; CURRENT_STATE=S1; END CASE; END IF;END PROCE
7、SS;LED=FLOWER;END ARCHITECTURE ART;（3） 整个电路系统的VHDL源程序-CAIDENG.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY CAIDENG IS PORT(CLK:IN STD_LOGIC; CLR:IN STD_LOGIC; SPEED:IN STD_LOGIC; LED:OUT STD_LOGIC_VECTOR(8 DOWNTO 0);END ENTITY CAIDENG;ARCHITECTURE ART OF CAIDENG IS COMPONENT SX IS PORT(SPEED:I
8、N STD_LOGIC; CLK:IN STD_LOGIC; CLR:IN STD_LOGIC; CLK1:OUT STD_LOGIC); END COMPONENT SX; COMPONENT XS IS PORT(CLK1:IN STD_LOGIC; CLR:IN STD_LOGIC; LED:OUT STD_LOGIC_VECTOR(8 DOWNTO 0); END COMPONENT XS; SIGNAL S:STD_LOGIC; BEGIN U1:SX PORT MAP(SPEED,CLK,CLR,S); U2:XS PORT MAP(S,CLR,LED);END ARCHITECT
9、URE ART;四、系统仿真/硬件验证系统的有关仿真：时序控制电路SX、显示控制电路XS及整个电路系统CAIDENG的仿真图分别如图1.2、图1.3和图1.4所示。五、心得及体会： 这次课程设计我学到很多很多的东西，我掌握了EDA课程设计的基本方法与流程，学会了如何使用VHDL语言进行EDA编程，感受到了VHDL语言的强大功能。我还学会了怎么样去制定计划，怎么样去实现这个计划，并掌握了在执行过程中怎么样去克服心理上的不良情绪。不仅巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识，掌握了一种系统的研究方法，可以进行一些简单的编程。通过这次课程设计使我懂得了理论与实际相结合是很重要
10、的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固，对VHDL语言掌握得不够好。 这次的课程设计通过我的不懈努力终于顺利完成了，在设计中遇到了很多编程问题，最后在老师和同学的帮助下终于迎刃而解，在此我表示感谢！同时，对给过我帮助的所有同学和指导老师再次表示忠心的感谢！六、参考文献1 谭会生，张昌凡.EDA技术及应用.西安：西安电子科技大学出版社，20012 朱正伟.EDA技术及应用.北京:清华大学出版社，20053 路而红.电子设计自动化应用技术.北京希望电子出版社，20004 王锁萍.电子设计自动化（EDA）教程.成都：电子科技大学出版社，20005 潘松.VHDL使用教程.西安：西安电子科技大学出版社，20006 潘松，黄继业.EDA技术实用教程.北京：科技出版社，2002
