基于ADE7758电力监测仪表设计.doc

《基于ADE7758电力监测仪表设计.doc》由会员分享，可在线阅读，更多相关《基于ADE7758电力监测仪表设计.doc（32页珍藏版）》请在三一办公上搜索。

1、 毕业设计（论文） 基于ADE7758的电力监测仪表设计 学生姓名： 王鹏 学生学号： 院（系）： 电气信息工程学院 年级专业：级电气工程与自动化指导教师：陈欣波讲师二一二年三月 第一章 绪论1.1课题的背景和意义 电力是人们日常生活和工业生产中的主要能源，在现代社会中起着非常重要的作用。随着我国电力市场的逐步建立和完善，电力系统越来越复杂，在电力系统中，特别是中低压配电系统中，大量非线性、冲击性负荷的使用，给电力系统的电能计量带来了前所未有的挑战。工业的发展、科技的进步，电力工业向大容量方向发展，企业生产技术管理对工业电能准确计量不断提出新的要求，节能降耗是现代工业进步的主要标志之一，提高电

2、能有效利用率，对电能质量进行综合监测与治理，已成为迫切需要解决的问题1。要实现对电能质量的综合治理，就必须实现有功功率的在线分析与实时监测，以了解电能的有效利用水平。这有利于及时发现电网上的电能质量问题，便于“早发现、早治理”，为电网创造一个良好的环境。作为电力管理系统组成部分的电力监控仪表就起着越来越重要的作用。有功功率是反映电网安全稳定运行状况的一个基本状态变量, 许多电网的控制装置都要求快速而准确地测量有功功率, 特别是当电网受到扰动时. 有功功率的大小直接反映了了发电机转子上的不平衡转矩, 也反映了系统中各个发电机转子之间的相对运动. 尽快测出扰动过程中的有功功率, 可以判断发电机在电

3、网受到扰动时能否继续保持同步运行, 以便采取相应的安全稳定控制措施, 提高系统抗干扰的能力.传统的测量有功功率的方法是使用各种原理的功率变送器, 基本原理是作电压与电流的乘积经过滤波来测量有功功率, 其滤波电路复杂, 且时间常数较大, 往往难于满足在故障过程中对测量快速性的要求.ADE7758的应用使得用数字信号进行有功功率的实时计算成为可能, 实时计算不仅可以测量有功功率而且加快了响应速度.因此，针对不同领域的电力系统，研制一种高精度的电力监测装置就具有非常重大的意义。1.2 国内外发展状况 在过去的一个世纪里，源于科研、工农业生产的需求，电测量理论以及仪表技术不断发展，电力仪表和普通仪表一

4、样，发展经历了三个阶段2： 第一代是指针式仪表，如模拟万用表、电压表、电流表，这些仪表的基本结构是电磁式、电动式、感应式、静电式等，它的原理简单、坚固耐用、容易生产、成本低，但由于这类仪表本身机械结构和电磁结构的不稳定性和复杂性，一般精度较低，反应慢，应用场合有一定的局限性。 第二代是数字式仪表，这类仪表的基本原理是将被测量模拟信号通过转变为数字信号，进行计算并以数字形式显示出来。如数字式万用表、数字式频率计等。这类仪器同指针式仪器相比较精度有了很大的提高、测量结果直观。而且数字信号便于远距离传输，所以数字式仪表也适于遥测、遥控。第三代是智能仪器。所谓智能仪器，一般指含有微处理器的仪器，通过微

5、处理器来控制数据的采集，并对数据进行处理。因此能够用软件的方法实现信息的采集、处理和存储，大大简化了仪器的整体结构。这类仪表不仅精度高，功能强大，而且能适应各种复杂的环境。电子技术和计算机技术的高速发展是电力仪表迅速进步、日益成熟的主要技术支撑。1.3 课题研究的目标及任务在设计时，主要完成了下列工作：1确定设计指标与设计方法 查阅了大量的国内外有关电参数测量仪器方面的文献资料，并结合有功功率测量和ADE7758电能芯片的原理，对所要做的工作有理论上的知识积累和系统的掌握。根据目前电参数测量仪表的发展趋势和现有的设计条件，提出有功功率电参数测量模块的整体方案和技术要求。2电参数测量模块的系统硬

6、、软件设计 根据技术需求。使用Nios软核处理器系统实现要求的设计功能，编写ADE7758的数据读写模块及初始化模块软件。3软、硬件的联合调试 对C程序进行编译，检查错误，然后下载设计文件到Nios软核处理器系统中，根据设计文件Nios内部将形成对应的硬件电路，然后进行软硬件联合调试。4模拟调试 在完成软、硬件的联合调试后，利用高精度信号发生源作为输入信号进行本模块的系统调试及校准，并得到相关数据。 第二章 有功功率计算算法 本章将对本课题中要计算的电力参量的计算算法做详细介绍。包括相电压、相电流、线电压、线电流，三相三线制网络和三相四线制网络的有功功率和功率因数。2.1三相电路的介绍3在电力

7、系统中，供电方式都采用三相制。三相电力系统是由三相电源、三相输电线路和三相负载组成的，对称三相电源是由三个等幅、同频、初相相差的正弦电源组成，其表达式如下： （2-1）相应的，可以得到三相的电流信号： （2-2）式中： 为电压有效值、为电流有效值 为角频率 为电压、电流相位差对称三相电路有星形(Y形)和三角形（形）两种接法。如下： 图2-1 三相四线制 图2-2 三相三线制 2.1.1. 线电压（电流）以及相电压（电流）的关系对于对称星形电源、依次设其线电压为、，相电压为、，（或、），如图2-1所示，根据KVL，有 =-=（1-）= =-=（1-）= =-=（1-）=另有+=0。对称的星形三相

8、电源的线电压与相电压之间的关系，相电压对称，线电压也一定依次对称，他是相电压的倍，依次超前、相位。对于三角形电源如图2-2所示，有 =，=，=所以线电压等于相电压，相电压对称时，线电压也一定对称。对称三相电源和三相负载中的线电流和相电流之间的关系叙述如下。对于星形连接，线电流显然等于相电流，对三角形连接则不是如此。在三角形负载中，设每相负载中的对称相电流分别为、，3个线电流依次分别为、，根据KCL，有 -=(1-a)= -=(1-a)= -=(1-a)= 另有。线电流与对称相电流之间的关系，相电流对称时，线电流也一定对称，它是相电流的倍，依次滞后、的相位。2.2 有功功率的计算2.2.1.单相

9、平均功率的计算 设有电压信号,电流信号,为负载的阻抗角，随着负载的特性不同，可大可小，可正可负。那么负载上的瞬时功率为： 瞬时功率的实用意义不大，通常所说的功率指的是一个周期内的平均功率。平均功率P的定义为 , 为功率因数。2.2.2. 三相四线制电路的瞬时功率的计算 对于三相四线制网络，我们一般都采用三表法来测量网络的电能。图2-3是三表法的接线原理图。下面将对三表法计算三相四线制网络电能的正确性进行论证。 图2-3 三相四线制有功功率的测量 根据公式（2-1）和公式（2-2）所示的电压、电流信号，三相四线制电路的瞬时功率为各相负载瞬时功率之和。 可以看出对称三相电路的瞬时功率是一个常量，其

10、值等于平均功率 ，其中U、I为线电压线电流。 不对称三相电路，总的有功功率为 由此可见不论电路是否对称，都可以用三表法测量三线四相制电路的有功功率。2.2.3. 三相三线制电路的有功功率的计算 对于三相三线制网络，我们一般都采用二表法来测量网络的电能。图2-4是三表法的接线原理图。下面将对二表法计算三相三线制网络电能的正确性进行论证。 图2-4 三相三线制有功功率的测量 对于三线三线制电路，如图2-4所示用两表法测得的总的有功功率为 具体计算过程如下：根据公式(2-1)和公式(2-2)所示的电压、电流信号，相应可以分别算出三相的瞬时有功功率： 平均功率P为： 其中为相电压相电流由此可见无论三相

11、电路是否对称，都可以采用两表法来测量三相三线制网络有功功率。 第三章 电参数测量模块硬件平台开发3.1系统硬件整体结构 系统硬件结构是系统运行的基础,所以硬件设计的首要目标是稳定可靠，在满足可靠性要求的前提下给系统软件和应用软件的运行提供一个良好的支撑。硬件系统不但在功能上要完全满足系统运行的要求，而且还要考虑为以后技术的发展留有余地。硬件部分总体结构框图如图3-1所示 图3-1 硬件整体框架3.1.1 传感器模块电路45传感电路及前端滤波采样电路包括互感器部分、滤波电路部分。图3-2为传感器电压信号处理电路，由于ADE7758的电压通道输入信号VAP、VAN最大范围为士0.5V。因此选择LC

12、TA51CF-220V/0.1V电压互感器6 ，若电阻R3选择1K，这样输出端的电压就为0.1V0.5V，满足要求。加载滤波器是为了滤除高次谐波。 此电压互感器的具体参数为： 应用范围 测量 种类 电压互感器 品牌 LC 型号 LCTV51CF220V/0.1V 封装形式 圆柱体 绕线形式 小型固定式 额定电流 小于1mA (1)额定输入：电压互感器01000V可选 (2)额定输出：电压互感器010V或0200V可选 (3)非线性度:比差0.1%;角差5分 (4)频率特性: 45-800赫兹 (5)精度等级: 0.1 (6)输入电压220V,输出100mV 图3-2 电压信号处理电路 图3-3

13、为电流信号处理电路。由于ADE7758的电流通道输入信号lAP、IAN最大范围为士0.5V，选用的电流互感器为LCTA51CF-220V/0.1V 6，选用R3为10，在输出电流为20mA时，输出端电压为0.2V0.5V，满足要求。加载滤波器是为了滤除高次谐波,稳压管是为了起限幅保护作用。 电流互感器的具体参数为： 品牌 LC 型号LCTA21CE-20A/20mA 应用范围测量 种类电流互感器 封装形式环氧树脂电感绕线形式多层乱绕式 导磁体性质磁芯磁芯形状环形 工作频率低频 额定电流20（mA）1、额定输入：电流互感器1mA1000A可选；2、额定输出：电流互感器1mA5A或010V可选；3

14、、非线性度: 比差0.1%;角差5分4、频率特性: 45-800赫兹5、精度等级: 0.16、输入为20A,输出20mA。 图3-3 电流信号处理电路3.2 ADE7758电能计量芯片的介绍73.2.1 ADE7758概述 ADE7758是一款高精确度的三相电能计量芯片，带有两路脉冲输出功能和一个串行接口，集成了6路16位二阶ADC模数转换器，数字积分器，高性能DSP，基准电路及温度传感器等电路，以及所有进行有功，无功和视在电能计量以及有效值计量所需的信号处理元件，在1000：1动态范围内误差小于0.1，提供有功、无功及视在电能、电压、电流有效值及波形采样等数据：三相三线、三相四线兼容。ADE

15、7758为各相提供系统校准功能，包括有效值偏移校准、相位校准、功率校准，DSP内部对无功电能进行了补偿；提供独立的有功电能及无功电能脉冲输出。这些功能特点大大减少了处理器的软件开发工作量，简化了电力测量新应用模块的设计难度，可做到全电子或真正固体化、静止化，以有利于提高性能，降低成本，使电能计量具有高精度、高可靠性、免维护和双向通讯功能。 ADE7758中具有波形采样寄存器，它可以对模数转换器的输出进行访问。该器件集成了一个用于短时低电平和高电平变化的检测电路，变化的阈值电压和持续时间由用户编程决定。三相中的任一相的线电压过零检测与电压过零点是同步的，过零检测的结果可用于测量三个电压输入中任意

16、一个的周期，也可用于内部芯片的线循环电能累加模式。该模式使电能累加与半周期的整数倍同步，以此实现更快更准确的校准。3.2.2 ADE7758外部引脚功能分布。 （1）APCF：有功功率校正频率逻辑输出引脚。 该引脚的输出主要用于校准和操作的目的。满刻度输出频率可以写入APCFNUM和APEFDEN寄存器中。（2） DGND：ADE7758数字电路部分参考地端，例如乘法器、滤波器、数频转换器的地端。 由于ADE7758中的回路电流很小，可以直接跟整个系统的模拟地端（AGND）相连，但是DOUT端的大总线电容产生的数字噪声电流可能会影响其性能。（3）DVDD：数字电源。该引脚为ADE7758数字部

17、分提供电压源。 电压维持在5V5%。该引脚可用一个10F的电容和一个100nF的瓷片电容并联后进行去耦合。（4）AVDD：模拟电源端。 该引脚为ADE7758模拟部分提供电压源。电压维持在5V5%。 该引脚应该采用正确的去耦方法，尽量减小电源波动和噪声。该引脚用一个10F的电容和一个100nF的瓷片电容并联后，再连接到AGAND引脚来去耦合。（5）（10）IAP，IAN；IBP，IBN；ICP，ICN：电流通道模拟输入。 这些输入是全差动电压输入，最大的差动输入信号为0.5V，0.25V，0.125V。根据内部放大器的增益选择，来设定输入电压的最大值，增益选择放大器的增益由PGA寄存器来设定。

18、所有的输入引脚均能承受6V的过电压而不会造成永久损坏，并具有静电释放保护电路。（11）AGND：模拟电路部分的参考地端。 该引脚为内部的ADCS、温度敏感元件、参考电压端等部分的参考地端。该引脚应该连接到系统的标准模拟地或者干扰最小的接地参考点。干扰最小的接地参考点应该跟所有的模拟线路相连。为了减小ADE7758的地端噪声，模拟地端应该和数字地端只用一个点来连接。也可以把整个器件都安放在模拟接地面上。（12） REFIN/OUT：该引脚是片上基准电压。 片上基准电压标称值为2.5V8% 。外部参考端也可以与该脚相连。无论是否连接外部参考电压端，该引脚都应该用一个1F的瓷片电容跟AGND端连接以

19、去偶合。(13) (16)VN，VCP，CBP，VAP：电压通道的模拟输入。 这些输入是单端电压输入，最大信号电压为0.5V，（相对于VN端）。可以通过内部寄存器PGA选择输入信号的最大值为0.5V，0.25V或者0.125V。所有的输入引脚均能承受6V的过电压而不会造成永久损坏，并具有静电释放保护电路。（17） VARCF：复功率校准频率逻辑输出。 通过设置WAVMODE寄存器的VACF位来选择输出复功率或者视在功率。该输出常用于电能表的校准。满刻度输出可以通过写入VARCFNUM和VARCFDEN寄存器的数值来调节。（18） IRQ：中断请求输出。 低电平有效的开漏极逻辑输出端。可屏蔽的中

20、断包括：有功能量寄存器和视在功率寄存器半满和波形采样速率达到26kSPS。（19） CLKIN：数字信号处理ADCS的主时钟。 最高为15MHZ。可以用一个外部时钟信号来提供时钟输入，也可以在CLKIN和 CLKOUT端并联一个AT晶体来提供时钟信号。应该根据晶体的参数确定所需要的负载电容值，接一个几十PF的瓷片电容到振荡门电。（20）CLKOUT：当外部时钟提供或者连接一个晶体时，该引脚能驱动一个CMOS负载。（21）CS：片选信号，低电平有效。这时ADE7758与数据总线接通。（22）DIN：串行接口的数据输入端。在串行口的时钟信号SCLK的下降沿输入数据。（23）SCLK：串行时钟信号输

21、入端。所有串行数据被该信号同步。 该引脚具有施密特触发输入，以适应速度较慢的边沿变化时间。（24）DOUT：串行口的数据输出端。在SCLK信号的上升沿数据从该引脚传输出去。在没有数据的时候该引脚为高阻抗状态。3.2.3 ADE7758的内部框图 ADE7758是一种高精确度三相电能测量芯片，带有一个串行口，两路脉冲输出。ADE7758集成了数字积分、参考基准电压源等，有可用于有功功率、复功率、视在功率、有效值的测量以及以数字方式校正系统误差(增益、相位和失调等)所必须的信号处理电路。该芯片适用于各种三相电路（不论三线制或者四线制）中测量有功功率、复功率、视在功率。 来自电流传感器和电压传感器的

22、电压信号经信号放大PGA1,PGA2和模数变换ADC转换为对应的数字信号，然后，电流信号经电流通道内的高通滤波器HPF滤除DC分量并数字积分后，与经相位校正的电压信号相乘，产生瞬时功率；此信号经低通滤波器产生瞬时有功功率信号；各相功率相加得到总的三相瞬时有功功率，经DOUT引脚输出。 ADE7758有六路模拟量输入，分成电流和电压两个通道。 电流通道由三对差分电压输入，分别是IAP，IAN；IBP，IBN；ICP，ICN。这三个电流通道最大的信号电压变化范围为0.5V。电流通道有一个可编程增益放大器（PGA1），放大器增益为1，2或4。除了PGA功能外，用于A/D转换时，通道1还具有输入信号满

23、刻度选择的功能。前面提到了，最大输入电压变化范围为0.5V，利用增益寄存器的3和4位，ADC的输入电压可以设置为0.5V，0.25V，0.125V。这是利用ADC的基准参考端来实现的。 电压通道具有三路单端电压输入通道，分别为VAP，VBP和VCP。这些单电压输入端的最大输入电压变化范围为0.5V。相对于VN来说，电流和电压通道都有一个PGA（可编程放大器），增益为1，2或4，由用户编程来决定，所有的输入通道的增益相同。 ADE7758提供系统的校正功能如：有效值偏移的校正、相位和功率的校正等等。引脚APCF的逻辑输出给出了有功功率的信息，引脚VARCF的输出提供了瞬时复功率和视在功率的信息。

24、ADE7758具有一个波形取样寄存器，其值来自于ADC的输出。波形采样部分集成有一个用于短时持续低电平或高电平的监测电路，门槛电平和持续时间是由用户编程来决定的。三相中的任一相过零监测是同步进行的，过零监测的结果可用于测量三路电压输入中任一路的周期。 ADE7758的所有功能都是通过读、写片上寄存器来实现的，即ADE7758的各种设定和操作主要是对其众多寄存器的读和写。每个寄存器在读、写时，首先要执行一个写通信寄存器的操作，然后开始传输数据。 电能表的测控命令和测量信息可以多种方式与MCU通讯。MCU输入的命令字控制着ADE7758的工作模式、测量模式、波形采样模式、有效值偏差补偿量和中断模式

25、等。例如：每相的电流通道在信号通路中都有一个乘法器。电流波形可以改变50%，这主要是由写入12位有符号电流波形增益寄存器（AIGAIN，BIGAIN ，CIGAIN）中的2进制数决定的：如果7FFH写入这三个寄存器，则ADC的输出标定值将增加50%；如果800H被写入，则输出减小50%。具体内部框图见下图所示： ADE7758内部框图 3.3 ADE7758电能表校准8 ADE7758电能表的校准需要一个标准表或高精度源。当使用标准表时，通过调整ADE7758APCF（有功功率校正频率）和VARCF（无功功率校准频率）的输出频率，使之在同样负载条件下与标准表的输出频率相匹配，谓之校准。在这种情

26、况下，各相位必须单独校准。当使用高精度源进行校准时，可以运用周期循环模式的优点同时校准三个相位。 电表校准的目的有两个，即建立脉冲输出的正确脉冲以及获得与电能和有效值寄存器中LSB相关的常量，如瓦特，安培或伏。此外，校准还要补偿电表设计中的各种变化，相差以及电流传感器造成的偏移。 3.3.1.ADE7758校准工作原理 ADE7758 的电流通道和电压通道都有一个可编程增益放大器，分别是PGA1，PGA2，放大器的增益为1，2 和4，通过设置增益寄存器的0和1位来选择PGA1的增益系数，设置增益寄存器的5和6位来选择PAG2的增益系数，设置增益寄存器的3和4位来选择ADC的最大输入电压，增益放

27、大器的第7 位是电流通道中积分器的使能位。由电压互感器和电流互感器的模拟信号通过电压通道和电流通道，经过信号放大器PGA1，PGA2和ADC转换成相应的数字信号，电流信号由电流通道中的高通滤波器，滤除直流分量（输入量的理想状态是正弦的），经过积分器，再将此电流信号平方，经过高通滤波器和电流有效值偏移量的校准，再开方即可得电流的有效值，各相的电流有效值写入各自的有效值寄存器中。电压有效值的得到基本跟电流有效值相同。 有功功率的得到过程是：电流通道中通过积分器的电流信号与电压通道中经过相位校正的电压信号相乘，即可得瞬时功率，此时的瞬时功率再通过低通滤波器得出的就是瞬时有功功率了。三相瞬时有功功率相

28、加就得到了三相瞬时有功功率。 由此，ADE7758计量三相有功功率时必须要进行校准。ADE7758 提供了系统的校准功能：有效值偏移量的校准、相位校准和功率的校准。当校准ADE7758 电能表时需要使用一个参考电表或者是一个精确的电流（电压）源，这里使用参考电表来校准。APCF是有功功率校准频率逻辑输出引脚，这个引脚输出的是有功功率的信息。APCF的输出脉冲必须调整到匹配参考电表的脉冲输出（在相同的负荷条件下），每一相必须分开独自校准。APCF输出的脉冲是正比于三相有功功率之和的。图3-6显示了使用脉冲输出校准ADE7758 的过程。 图3-6 利用脉冲输出进行校准3.3.2.电流有效值和电压

29、有效值的校准 IRMSOS（电流有效值偏移量）和VRMSOS（电压有效值偏移量）用于消除输出造成的噪声和偏移。无论校准使用脉冲输出还是周期累加，校准方法都一样。由于没有有效值脉冲输出，所以必须读取寄存器。有效值偏移校准应在VAGAIN校准(视在功率增益校准）之前进行。有效值偏移校准可消除视在功率计算中的偏移。所以，ADE7758中没有视在功率偏移寄存器。用于获取有效值测量的低通滤波器不够理想。因此，建议在读取有效值寄存器时采用电压波形过零点的时刻读RMS（有效值）寄存器数据，并根据具体要求读出一组数据求平均值使各种读取同步进行，并取几次测量的平均值。ADE7758电流有效值（IRMS）测量的线

30、形范围为500：1，电压有效值为20：1。为了测量电压有效值偏移（xVRMSOS），需在两个不同非零电流电平下测量有效值数值。比如，额定电压（VNOM）和满刻度电压的1/20（VFULLSCALE）。为了测量电流有效值偏移(xIRMSOS)，需在两个不同非零电流电平下测量有效值数值，比如，测试电流（ITEST）和电流满刻度(IFULLSCALE)的1/500。这可以转换成两种测试条件：测试电流额定电压，满刻度电流的1/500和满刻度电压的1/20。 图3-7为有效值测量校准的流程图。 其中IRMSOS和VRMSOS的计算过程如下： 其中：最低电流（IMIN)为满刻度电流的1/500，ITEST

31、测试电流。 其中：最低电压为额定电压的1/20，额定电压为额定线电压。 图3-7 有效值测量校准的流程图 3.3.3 使用脉冲输出进行相位的校准ADE7758 中每一相都有一个相角校准寄存器，用来补偿较小的相差，大的相角误差则是由抗混叠滤波器（低通滤波器）来补偿【32】。ADE7758的相位校准是对正负方向的不同加权量进行时间延迟。由于电流互感器是一个相位误差源，所以，在加电时应决定向xPHCAL寄存器加载一个固定基准值。在校准时，这个数值可根据电流互感器间的误差进行调整。图3-8显示了使用脉冲输出校准相位的步骤。其中APCF的脉冲输出误差为： 。相角误差为： 计算XPHCAL的公式为： XP

32、HCAL=周期 Period是由频率寄存器得到的。 图3-8 使用脉冲输出校准相位3.3.4 使用脉冲输出进行增益校准 增益校准用于表表校准调整，APCF或VARCF输出速率校准，并确定Wh/LSB，VARh/LSB和VAh/LSB值。用于有功增益校准的寄存器包括APCFNUM， APCFDEN 和xWG 。公式1公式3显示了这些寄存器如何影响Wh/LSB数值和APCF 脉冲。为了校准VAR增益，公式1公式3中的寄存器应用VARCFNUM，VARCFDEN和xVARG 代替。对于VAGAIN，他们应被VARCFNUM ，VARCFDEN 和xVAG代替。图3-9显示了运用脉冲输出对瓦、VA和V

33、AR进行增益校准的步骤。 计算APCFNUM/APCFDEN和VARCFNUM/VARCFDEN的值为： （1） （2） （3） 其中ITEST为测试电流。VNOM为电表进行测试时的额定电压。和为输入的满刻度电压和电流值，为电流和电压通道间的夹角。为测试条件下等同于标准电表输出的值。APCFNUM写为0或1.计算VARCFNUM和VARCFDEN的值的公式与此相似。APCF和VARCF的百分数误差计算方法为： 。计算XWG和Wh/LSB的值为： 其中WDIN表示有功电能寄存器除法器，MC为电表常数。 的计算和相似。 图3-9 运用脉冲输出对瓦、VA和VAR进行增益校准 3.3.5 功率的校准功

34、率偏移量的校准必须在电流最小或者是接近最小电流时进行的。ADE7758 内部有功功率和无功功率偏移量寄存器（XWATTOS 和XVAROS），而视在功率的偏移量的补偿只要调节电压、电流有效值寄存器就可以完成了。图3-10显示了使用脉冲输出校准功率偏移量的过程。其中XWATTOS和XVAROS分别为： 其中：Q的定义如下。对于XWATTOS： 对于XVROS： 其中，FREQ寄存器设置为测量线周期。 APCFDEN 是有功功率校准频率的分母寄存器，APCFNUM 是有功功率校准频率的分子寄存器，这2 个寄存器是用来控制有功功率脉冲输出缩放比例的。 图 3-10 利用脉冲输出的功率偏移量校准框图

35、第四章 数据处理系统的硬件设计94.1 创建Quartus 工程待添加的隐藏文字内容2 打开Quartus 软件，创建新的工程，命名为ADE7758. 由菜单“Assignment Device”选择相应的FPGA芯片，单击“Device and pin OptionsUnused Pins”菜单命令，并将其设置为三态（As input tri-stated)。4.2 创建SOPC系统 选择“Tools SOPC Builder”菜单命令，打开SOPC开发工具SOPC Builder，命名本例的SOPC系统为7758。 添加Nios CPU：单击“Interface Protocols Ser

36、ial JTAG-UART ”菜单命令。添加JTAG-UART的目的是为了Nios 软件中C程序的调试方便，保持默认设置。 添加SDRAM controller：使用SDRAM作为程序运行空间。单击“Memories and memory Controllers SDRAM SDRAM Controller” 菜单命令，由于电路板上的SDRAM型号为A2V64S40CTP，其容量为1MB16bits4Bank=64MB，因此在“Presets”选项中选择“Cus-tom”，在“Data widths”选项中选择“16bits”,在“Addressess widths”选择中选择12Rom、8C

37、olumn。 添加EPCS Serial Flash Controller：使用电路板上串行Flash存储器EPCS4芯片存储程序代码并配置FPGA。单击“Memories and memory ControllerFlash EPCS Serial Flash controller”菜单命令，再单击“Finish”按钮即可。 添加SPI：单击“Interface Protocols Serial SPI”菜单命令，选择“Master”模式（将SPI配置为主设备），将“number of select (SS-n) Signals”设置为1（从设备的数目设置为1）,“SPI clock （SC

38、LK) rate”设置为“400khz”；不选择“Specify Delay”；在“Data Register ”设置中,将“Width”设置“8”，在“shift direction”中选择“MSB first”（发送ADE7758的CMD命令和读写ADE7758，数据可以按照字节传输）;在“Timing”设置中，将“clock polarity（时钟极性）”设置为1，“Clock phase”（时钟相位）设置为1，SCLK的空闲状态为高电平，在SCLK的上升沿发送/接收数据（该时序符合ADE7758的控制时序）。 添加PIO：单击“Peripherals Microcontroller P

39、eripherals PIO”菜单命令，“widths”选项设置为1，在“Directio”选项中选择“Output ports only”，单击“Finsh”按钮，将pio控制时序重名为cs-en。同样添加1位输出信号di-en的PIO内核。ADE7758提供了SPI 模式，但是其控制时序与SOPC的SPI内核的时序存在差别，需要对SPI内核输出的、进行处理，这里增加cs-en和di-en两个内核的作用就在于此。 添加sysid：单击“peripherals Debug and Performance System ID Peripheral”菜单命令，再单击“Finish”按钮即可。 设置

40、系统异常矢量和复位矢量：双击cpu，在“Reset Vector”选项中选择“epcs controller”，在“Exception”选项中选择“sdram”，再单击“Finish”按钮完成设置。 生成SOPC系统：在菜单项“system”中单击“Auto Assign Base Addressesses”和“Auto-Assign IRQs”菜单命令，自动分配各部分的地址和中断。各模块添加完毕，系统配置如图4-1所示。最后单击按钮“Generate”，生成系统。 图4-1 SOPC内核系统配置 4.3 建立系统顶层模块 创建系统顶层文件：单击“File New”菜单命令，选择“Block

41、Diagram/ Schematic file”，添加ADE7758核。顶层设计原理图如下： 图4-2 顶层原理图 第五章 软件模块设计 软件和硬件一样是系统的重要组成部分，软件架构的合理性和可靠性直接影响着整个系统的稳定性。本章主要介绍核心板ADE7758的软件设计。核心板的软件设计的开发环境为Altera公司的Quartus，开发语言为C语言。代码编译之后通过Nios下载到芯片中，才可以进行软件运行。5.1.ADE7758串行口读写操作 ADE7758有一个内置SPI接口。ADE7758的串行接口包含四个信号：SCLK,DIN,DOUT和CS.数据传输的串行时钟由SCLK逻辑输入。所有数据传输操作与串行时钟同步。数据在SCLK的下降沿从DIN逻辑输入端移入ADE7758。数据在SCLK上升沿从DOUT逻辑输出端移出ADE7758。CS逻辑输入端为片内选择输入端。输入端在多个器件同时使用串行总线时使用。CS的下降沿也能使串行接口复位，并将ADE7758置于通讯模式。 CS 输入在整个数据传输操作时必须保持低电平。在数据传输时将它置为高电平能中止传输，并将串行总线置于高阻抗状态。在CS保持低电平，所有已开始的数据传输操作必须完全完成。由于除整个期间复位之外，没有其他方式使ADE7758返回通讯状态，所