电子线路课程设计频率合成器设计.doc

《电子线路课程设计频率合成器设计.doc》由会员分享，可在线阅读，更多相关《电子线路课程设计频率合成器设计.doc（16页珍藏版）》请在三一办公上搜索。

1、2004级本科课程（设计）频率合成器院 （系）名 称: 物理与电子信息学院专 业 名 称: 电子信息科学与技术学 生 姓 名: 乐 学 号 : 指 导 教 师: 完 成 时 间: 2007年10月05日 考勤 报告成绩 调试成绩 奖励成绩 总成绩 目录概述4系统组成框图4.1功能原理4单元电路设计43.1石英晶体振荡器的工作原理43.2M分频电路53.2.1 74LS90结构及功能表53.3 N分频电路63.3.1 74LS191的结构及功能表63.4 数字锁相环电路93.4.1 CC4046简介及工作原理93.4.2 CD4046电参数104.综合电路设计124.1电路设计及调试中的几个问题

2、124.2实验数据124.3总体电路设计145 心得体会14参考文献14附图一15附图二16设计任务书：课题名称：频率合成器设计要求：1.写出设计步骤，画出原理图，制作PCB板；2.装配电路；3.调试电路；4.记录数据；5.处理数据；6.写实验总结已知条件：主要元件CD4046、 74LS90、CC4069、74LS191、32.768KHZ的晶振等。功能要求：利用一个高稳定的晶振产生许多稳定度与晶振相同的频率， 学习要求：了解数锁相环CD4046、高频模拟锁相环NE564、低频锁相环NE567等集成电路锁相环的基本原理；学会锁相环的捕捉带、同步带及压控振荡器的控制特性等主要参数的测试方法；掌

3、握用集成电路锁相环构成的锁相倍频、频率合成、FM调制解调、FSK调制解调及双音多频译码等现代通信中广泛应用的电路的设计与调试。 1.概述频率合成器可分为直接式频率合成器,间接式（或锁相）频率合成器和直接式数字频率合成器。1） 直接式频率合成器（DS）直接式频率合成器是最先出现的一种合成器类型的频率信号源。这种频率合成器原理简单,易于实现。其合成方法大致可分为两种基本类型:一种是所谓非相关合成方法;另一种称为相关合成方法。2）直接式数字频率合成器（DDS）直接式数字频率合成器（DDS）与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是

4、实现设备全数字化的一个关键技术。DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。3）间接式（或锁相）频率合成器（IS）间接式频率合成器又称为锁相频率合成器。锁相频率合成器是目前应用最广的频率合成器,也是本设计主要介绍的内容。晶体振荡器能产生稳定

5、度很高的固有频率。若要改变频率，需要更换晶振。LC振荡器改换频率虽然很方便，但频率稳定度由较低。用锁相环实现的频率合成器，既有稳定度高又有改换频率方便的优点。即用一个高稳定的晶振，可产生许多稳定度与晶振相同的频率，在现代通信中获得广泛应用。频率合成器的主要性能指标如下：频率范围 频率合成器的工作频率范围，该工作频率范围可分为若干个频段，一般适用途而定。在规定的频率范围内，任何指定的频率点上，频率合成器都能工作，且满足性能指标要求。频率间隔 频率合成器的输出频谱是不连续的。两个相邻频率之间的最小间隔称为频率间隔。波道数 频率合成器所能提供的频率点数。频率转换时间 频率转换后达到稳定工作所需的时间

6、。频率稳定度与准确度 频率稳定度是指在规定时间间隔内合成器的频率偏离规定值的数值；频率准确度则是指实际工作频率偏离规定值得数值，即频率误差。2.系统组成框图2.1功能原理：晶振JT与74LS04组成晶体振荡器，提供32KHZ的基准频率；74LS90组M分频电路,改变开关S的位置,即改变分频比M,同时也改变了频率间隔fR/M;74LS191组成可置数的N分频电路，改变数据输入端D0D1D2D3的状态，即改变分频比N或波道数。本设计中主要涉及3方面的内容：（1）是74LS90如何设置不同的M值；（2）是74LS191如何设计不同N值；（3）锁相环CD4046。晶体振荡器M分频电路锁相环N分频电路图

7、系统组成框图3. 单元电路设计3.1 石英晶体振荡器的工作原理CMOS晶体振荡器是以石英晶体为振荡反馈元件的，石英晶体等效电路如图2所示。图中：RS石英晶体等效串联电阻；L1石英晶体等效电感；C1晶体动态电容；C0分布电容。 图2 石英晶体等效电路设图中两个并联等效支路的阻抗为Z1和Z2，则设晶体的等效阻抗为，则将CMOS石英晶体振荡线路中，将反相器工作在线形放大状态，石英晶体作为线路中的反馈元件。只有当线路振荡频率接近石英晶体的固有串联谐振频率时，线路维持振荡条件。由于石英晶体固有振荡频率十分稳定，CMOS反相器和石英晶体组成的振荡线路也具有频率稳定的特点，并且这种线路经常用于电子手表、电子

8、时钟和其他要求准确时间的一切定时设备。其电路如图3。这是一个串联式，还有一种是并联式。串联式的阻抗远远大于并联式阻抗。其电路如图4。图中RF为CMOS反相器的偏置电阻，通常RF=130M；C1、C2和石英晶体组成形反馈网络，C2为可调电容。调整C2值，可以微调线路的振荡频率。考虑到体积大小、电路成本和分频方便，通常把石英晶体的振荡频率做成32.768kHz，将此频率进行16次而分频，在输出端刚好得到1Hz的脉冲。在此我们应用的是石英晶体串联式振荡器。 图3石英晶体串联式振荡器 图4石英晶体并联式振荡器3.2 M分频电路3.2.1 74LS90结构及功能表74LS90是异步二五十进制计数器（所谓

9、异步计数器是指计数器内部触发器的时钟信号不是来自于同一外接输入时钟信号，因而各触发器不是同时翻转，这种计数器的计数速度慢），其引脚如图5。图5 引脚图 图6 74LS90时序图两个时钟输入端A和B。其中，A和QA组成一位二进制计数器；B和QD、QC、QB组成五进制计数器；若将QA与B相连接，时钟脉冲从A输入，则构成8421BCD码十进制计数器。74LS90有两个清零端R0(1)、R0(2)和两个置端R9(1)，R9(2)，功能表如图7及时序表图8和时序图6。图7 74LS90功能表 图8 8421BCD十进制计数时序表3.3 N分频电路3.3.1 74LS191的结构及功能表74LS191是一

10、种可逆计数器，即可以进行加法计数也可以进行减法计数的计数器。同步二进制可逆计数器74LS191的引脚如图9所示。图9 74LS191引脚图 图10 74LS191状态图中/D为“加减控制信号”:当/D=0时，实现二进制加法计数功能；/D=1时，做减法。S为为计数允许控制端。下面是74LS191的功能表1和状态图10。表1 74LS191功能图CPSLDU/D工作状态*11*保持*0*预置数010加法计数011减法计数下图即为74LS191内部电路图11：图11 74LS191内部电路图在本电路中74LS191作为一个加法计数器使用，由所置的数可决定分频比。即74LS191组成可置数的分频电路，

11、改变数据输入端壮态，即改变分频比或波道数。例：设=2，则频率间隔为/M=16 kHz,当 D0D1D2D3D4=0000时，=16, =256 kHzD0D1D2D3D4=0001时，=15, =240 kHzD0D1D2D3D4=0010时，=14, =224 kHzD0D1D2D3D4=0011时，=13, =182kHz如此类推，直到D0D1D2D3D4=1111时，=1, =16kHz. 以此可见，此时合成器输出的频率范围为16kHz-256kHz,共有16种频率，两相邻频率的间隔为16kHZ, 若=4，则频率间隔为kHZ,频率间隔为8 kHz,频率范围为8KHz-128 kHz.然而

12、经过测量数据并非如此，设=32kHz其测试结果如下表2：表2N（kHz）N（kHz）N（kHz）N（kHz）00002.1300012.2900102.4600112.6701002.9101013.201103.550111410004.5710015.310106.410118110010.671101161110321111无由此看来74LS191分频N最大是15,即D0D1D2D3D4=0000时。将其变成32.768kHz，设=2，则频率间隔为/M=16.384 kHz换算可得如表3：表3N（kHz）N（kHz）N（kHz）N（kHz）0000245.760001229.376001

13、0212.9920011196.6080100180.2240101163.840110147.4560111131.0721000114.668100198.304101081.92101165.536110049.152110132.768111016.3841111无同时我们也可以得到M=4、8、10时其数据范围分别为8.192122.88kHz、4.09561.44kHz、3.76849.152kHz。这个原因我们可由其原理图解释，D/U(5脚)和CTEN（4脚）接地，RCO（13脚）与LOAD（11脚）相接。就拿D0D1D2D3D4=1111来说，此时MAX/MIN输出为1，当CLK

14、（14脚）输出高电平时13脚RCO输出为0（有效电平），LOAD（11脚）输入为0，则可以预置数据，由于预置的D0D1D2D3D4=1111，所以其一直MAX/MIN输出为1，则输出一个直流信号。但是当D0D1D2D3D4=1110时，有个CLK信号时，其输出刚好与CLK信号频率相同，其余我们可以根据计算。3.4 数字锁相环电路3.4.1 CC4046简介及工作原理CMOS锁相环有三个基本单元构成：相位比较器、电压控制振荡器和低通滤波器。PLL功能框图如图12所示。图12 PLL功能框图施加于相位比较器有两个信号：输入信号Ui和压控振荡器输出信号Yo。相位比较器输出信号Vo正比于Ui和Yo的相

15、位差，Vo经低通滤波器后得到一个平均电压Ud，这个电压控制压控振荡器（VCO）的频率变化是输入与输出信号频率之差不断减小，直到这个差值为零，这是我们称之为锁定。在锁相环锁定时，VCO能使其输出信号频率跟随输入信号频率变化，锁定范围以fLR表示。而锁相环能“捕捉”的输入信号频率称之为捕捉范围，以fCR表示。低通滤波器的时间常数决定了跟随输入信号的速度，同时也限制了PLL的捕捉范围。数字锁相环CC4046采用了CMOS工艺，其内部结构如图13（a）所示。其中，放大器A1对输入信号Ui进行放大和整形。相位比较器（鉴相器）PC1仅由异或门构成，它要求两个相比较的输入信号必须各自是占空比为50%的方波；

16、PC2是由边沿触发器构成的数字相位比较器，仅在两个相位比较的输入信号上升沿起作用，与输入信号的占空比无关，PC1 具有鉴频鉴相功能，相位锁定时，脚输出高电平。压控振荡器是由一系列门电路和镜像恒流源电路构成的RC振荡器，输出占空比为50%的方波，固有振荡频率fv 由外接定时器R1、R2及定时器C1决定，通常情况下R2=()，当电源电压VDD一定时， fv与R1,R2的关系曲线如图。 R3与R4(通常R4的值大于R3的值)与C2给成一阶低通滤波器（比例型），滤除相位比较器输出的杂波，滤波器的截止角度频率的高低对环的入锁时间，系统的稳定与频率的响应都有一定的影响。通常情况下，越低，环路入锁时间越快，

17、环路带宽越窄，环路的总增益低，消除相位抖动的能力越差。因此要根据应用的具体要求选择。滤波后产生的直流误差电压Vd 控制对电容Ct的充电速率，即控制VCO的振荡频率fv。VCO的最高工作频率与电源电压VDD有关，当电源为5V，CC4046的最高工作频率小于0.6MHZ。当电源电压为12V时，CC4046的高工作频率可达到1MHZ。A2为输出缓冲器，只有当使能端INH=0时(禁止端)，VCO和A2才有输出，反之禁止输出。通常情况下，脚接地，稳压管D2提供5V的稳定电压。可作为TTL电路的辅助电源。数字锁相环CC4046可以应用于频率合成电路。当PLL做解调使用时，借条信号从DEM（10脚）输出。锁

18、相倍(分)频是将一种频率变换为另一种频率，例如，将35KHZ的频率变换为28KHZ，或者相反。显然，用所学的分频或倍频电路，是无法实现的，但用锁相环则很容易实现。用CC4046实现任意数字的倍频或分频电路。其中，M和N是两个分频比分别为M和N的分频器。当CC4046工作在锁定状态时，则有故 （a） (b)图13 CC4046内部结构(a)和引脚图(b)3.4.2 CD4046电参数CD4046电参数如表4所示： 表4 CD4046电参数参数名称符号测试条件参数值单位电源与电压范围318V动态功耗1.6mW输出电压0.05V9.95驱动电流13001300静态电流15端开，5端接，3、9、14接

19、10输入电流14端 0.1最高工作频率1200kHzVCO线性度0.3%0.7%0.9%输入低电平3V输入高电平7V稳压管稳定电压4.456.15V图14表示压控振荡器的频率特性。振荡频率不仅和电源电压有关，而且和外接阻容数值有关。CMOS锁相环VCO振荡频率约为0.515MHz。 图14 压控振荡器的频率特性VCO的线性度为0.3%至1%左右。线性度测试条件是：VCO1为、，、10V、15V。4.综合电路设计4.1电路设计及调试中的几个问题为了保证CD4046的正确工作，应注意以下问题：（1） 晶振尽可能的靠近HCC4069BF；（2） 对于每一个集成块的电源处都要加一个滤波电容；（3） 可

20、对CD4046的电源单独引出来，以为了测试方便；（4） 对于与频率有关（产生、控制时间等）的电容在选择时尽可能的选择瓷片电容，因为其损耗角小；（5） 每次进行频率调整时，要清楚74LS90SN如何进行M分频调整。经分析实际的M分频应该是2、4、8、10分频（说明：由于N= 4、8分频时其有时序图我们可得其中的占空比有不同的情况，所以出现的频率很不稳定，需看其波形输出是否正确）；（6） N分频进行调整时，D3D2D1D0全为零，注意记着在什么状态下是0000，其N=16，后面依次递推。4.2 实验数据，M=2，压控振荡器的输入Ui频率可在锁相环锁定时间内锁定数据如表9所示：表5N（kHz）N（k

21、Hz）N（kHz）N（kHz）0000245.90001228.70010210.30011194.10100178.10101163.810110147.40111131.11000114.6100198.3101081.9101165.53110049.14110132.85111016.181111无分析：将表7与表9进行对照我们可得出前面的推导是对的。同时我们也要明白频率与分频在概念上之间的差别。频率即物质在1秒内完成周期性变化的次数，对于分频来说，一般都是跟计数单元一起结合使用，分为预分频和后分频。预分频是在计数单元值发生变化之前起作用（假如不用预分频时，计数器在每个上升沿到来时加1

22、，而现在使用分频比为1：2的预分频器的话，那么必须等到两个上升沿的到来，计数器才会加1）。后分频器与预分频器功能一样，只不过是在计数器值发生改变后起作用。像TMR2的后分频器，如果使用1：1，计数器一但发生溢出，将立即置标志位为TMR2IF，但是如果有1：2的后分频器的话，必须两次溢出后才会置位。这里的M=4，即再发生四个脉冲之后就置数，但是我们通过74LS90的真值表可得其占空比并不是相同，因此其频率很不稳定八分频的原因也尽如此。4.3电路原理图 图15 电路原理图5 心得体会在这次实验中使我充分的认识到，对于整体的电路不可以有一个该连接的而没连接的引脚或电路。虽然表面上看其来它对其没有太大

23、影响但是事实并非如此，所以当我们再焊接时千万不可有一点马虎。在调试过程中，出现急躁现象，使得调试思路不清晰，没有进展。最后在老师的指导下才理清思路，从而也让我深刻的记着调试的主要方法：逐步调试。通过一级级的单元进行调试，或是单个单个单元调试，但调试一个单元过时，就逐级进行。中间的如果在调试过程中达不到效果我们可将其前一级和后一级断开后进行调试。这种方法使我很快并且很清楚的了解问题的出处。最后当查出74LS90感觉有问题时，我们又选择了CMOS系列4518型号（其功能表与74LS90一模一样）进行检测到底是否74LS90有问题。后来又测试74LS191时，使我充分的理解了它的工作原理，也告诉我了

24、为什么最后的结果是245.9kHz而不是书上写的256kHz。，所以对于我们学电子的来说，在开始设计电路时思路就应该很清晰，并且熟悉所选用的元器件的功能和重要参数，这样我们做得才有意义。参考文献1 谢自美.电子线路设计-实验-测试（第三版）.武汉：华中科技大学出版社，2006.82康华光，邹寿彬.电子技术基础数字部分（第四版）.北京：高等教育出版社，2000.7附图一 PCB图如图16上层（a）和下层（b）图16（a）图16（b）附图二 频率合成器元器件清单电路序号类别名称英文名称参数封装数量备注电容Cap100pF/6.3VRAD-0.22瓷片电容电容Cap0.01uF/6.3VRAD-0.

25、21电容Cap0.1uF/25VRAD-0.24电容Cap47uF/25VCAPPR5-5x54电解电容晶振Crystal Oscillator32.768kHzBCY-W2/D3.11电阻Res10k/0.25WAXIAL-0.32电阻Res1M/0.25WAXIAL-0.31电阻Res100k/0.25WAXIAL-0.31滑动变阻器RP100k/0.25WVR51做调试用S1 插接件Header 4X2AHDR2X4_CEN2U1反向器HCC4069UBFDIP141U2十进制计数器SN74LS90NDIP141U3锁相环HCC4046BFDIP161U4计数器SN74LS191NDIP161S2拨码开关DIP81短路帽1 2007年9月25日