《电子设计自动化课程设计报告简易数字秒表设计 .doc》由会员分享，可在线阅读，更多相关《电子设计自动化课程设计报告简易数字秒表设计 .doc（9页珍藏版）》请在三一办公上搜索。
1、电子设计自动化课程设计报告学 校： 专 业： 班 级： 姓 名： 指导教师： 二00九年 12 月 16 日目 录1.课程名称22.设计任务和要求22.1设计任务22.2设计要求23.方法选择与论证23.1方案选择23.2方案论证24.方案的原理图34.1方案原理图44.2总体电路图，布线图以及说明5 4.3单元电路设计及说明55.电路调试86.收获体会、存在问题和进一步的改进意见9简易数字秒表1.课程名称：简易数字秒表2.设计任务和要求2.1设计任务：数字式秒表实现简单的计时与显示，按下启动键开始清零计时，按下停止键，计时停止。具有“ 分”（0059）“秒”( 0059）数字显示，分辨率为1
2、 秒。计时范围从 00分 00 秒 到 59 分 59 秒 。2.2设计要求：阅读相关科技文献，上网搜索相关资料，设计多种方案设计，予以论证，最终选择最佳方案。1、将提供的1024hz的方波源转换成1hz 的方波源。2、秒表的范围为0-59分59秒。3、最后用数码管显示。3. 方法选择与论证3.1.方案选择 在设计之初，我们有两个方案，都实现了59分59秒的结果，不过经过小组成员的讨论，一致选定采用方案二，该方案是在Proteus软件环境下实现的秒表计时功能，就制作上较方案一还是很不错的。3.2. 方案论证我们主要采用74LS90芯片和555计时器，74LS90 是二 - 五十进制计数器，根据
3、进制转换，很好的实现了六进制的功能，参考了各相关书籍及网上的一些资料，我们做好了现在的电路图，经过仿真，我们达到了预期的结果。4.方案的原理图方案设计一：4.1方案原理框图：4.2总体电路图，布线图以及说明：说明：上图是用EWB软件仿真的简易秒表设计的总体电路图，主体部分采用4片74LS160芯片构成进位计数器，据其引脚功能连线并设置相应使能和触发端；其中两个与非门是通过反馈输出进行6进制的控制，两个与门实现高位两片74LS160的使能控制，达到秒表计数的功能。单击开关停止计数，在软件上通过启动开关可实现清零。4.3元器件选择及说明： 74LS160的逻辑功能：74160为可预置的十进制计数器
4、，异步清零端为低电平时，不管时钟端CP信号状态如何，都可以完成清零功能。74160的预置是同步的。当置入控制器为低电平时，在CP上升沿作用下，输出端与数据输入端一致。74160的计数是同步的，靠CP同时加在四个触发器上而实现。当ENP、ENT均为高电平时，在CP上升沿作用下输出端同时变化，从而消除了异步计数器中出现的计数尖峰。方案设计二：4.1方案原理框图本数字电子秒表设计由启动、清零复位电路、多谐振荡电路、分频计数电路、译码显示电路等组成，如图4.1所示：图4.1方案原理框图4.2总体电路图，布线图以及说明电路总图概况图4.2 总体布线图4.3单元电路设计及说明4.3.1秒信号发生器单元：用
5、555芯片搭成的多谐震荡电路。Q3为输出端 秒信号发生器利用555定时器构成的多谐振荡器产生秒脉冲发生器。由于555定时器的比较器灵敏度高，输出驱动电流大，功能灵活，再加上电路结构简单，计算比较简单。利用555定时器构成的多谐振荡，在电路中我们选择数据如下：C0.1uF，R1=R2。利用公式：f=1/(R1+2R2)Cln2根据设计要求，需要精确到0.01s，故f100Hz，带入上式得：R1R24.8K。在protues环境下的原理图中，取R1R24.8K，并且在R1支路串联一个1K的电位器，来调节脉冲信号的精度。此信号从555定时器的3引脚OUT端输出，送到计数器74LS90的脉冲输入端CP
6、，作为计时脉冲。4.3.2 时间计数单元：通过与门实现，用于六进制。图1.3 74LS90六进制 时间计数单元有时计数、分计数和秒计数等几个部分。 要实现 0.1 秒计数，须设计一个 10 进制计数器；要实现秒计数，须设计一个 60 进制计数器；要实现分计数，须设计一个 10 进制计数器，这里选用 74LS90 实现。表为74LS90功能表输 入 输 出 功 能 清 0 置 9 时 钟 QD QC QB QA R0(1)、R0(2) S9(1)、S9(2) CP1 CP2 1 1 0 0 0 0 0 0 清 0 0 0 1 1 1 0 0 1 置 9 0 0 0 0 1 QA输出二进制计数 1
7、 QDQCQB输出五进制计数 QA QDQCQBQA输出 8421BCD 码 十进制计数 QD QAQDQCQB输出 5421BCD 码 十进制计数 1 1 不 变 保 持 十分之一秒计数器和分计数器是十进制，所以只需要将 74LS90 接成十进制即可。电路图如下： 图1.4 74LS90构成十进制计数器 74LS90 是二 - 五十进制计数器，所以设计一个60进制秒计数器要用两个 74LS90 ，当计数状态一到 01100000 立即清零。但是用90实现六进制时须将QC,QA分别接 R0(1)、R0(2)，这样由启动停止电路输出的启动停止秒表工作的信号就无法接到 R0(1)、R0(2)处控制
8、。所以本设计中改用 74LS92 实现 60 进制计数。 4.4元器件选择和电路参数计算的说明本次设计选用的器件：74LS905,NE5551,74LS264,AND3,电阻若干。本设计需要计算说明的是555芯片构成的秒信号发生器。利用公式：f=1/(R1+2R2)Cln2根据设计要求，需要精确到0.01s，故f100Hz，带入上式得：R1R24.8K。4.5程序流程图及代码（由于本实验只用Proteus仿真，故没有代码）5.电路调试（对调试中出现的问题进行分析、并说明解决的的措施；测试、记录、整理与结果分析）对于方案一的调试以及相关解释：a由于74160的清零端低电平有效，那么当从右的第1片
9、和第3片实现十进制就只用将清零端接高电平，让其不起作用。b在电路调试时，最左边的一片不好实现其计数功能，原因在于使能端没有设置好，最后将第1、2片的进位通过与门接到其ENP端口，将第3片的进位接到它的ENT端，实现触发与计数。c. 电路中置数是通过清零端实现的，置数端没有用，接高电平让其无效即可。 d. 此种方案接线仿真简单，清晰明了；但电路存在不稳定的可能，不好将其用于实际的实现。对于方案二的调试以及相关解释：在我们整个设计过程中，我们小组完成了秒信号发生器的设计，再用公式求出555中的电阻参数，实现了精确到0.01秒。在此基础上我们完成了74LS90的六进制电路搭建及实现有效进位。6.收获体会、存在问题和进一步的改进意见 经过分析和仿真，我们最后选择方案二为最终方案。收获：了解熟悉相关软件、并知道比较其利弊；巩固相应电路实现的原理，加深理论知识的学习；懂得通过团队合作来完成任务、合理利用资源，合理安排时间。存在的问题：在仿真过程中不能很好的实现清零。改进的方案：我们小组成员讨论后单独用包括启动开关在内的三个开关来实现。参考书目：1 电工电子基础实验，湖北师范学院电工电子实验教学示范中心系列教材，2007年8月2 电子技术基础二， 华中科技大学电子技术课程组编（康华光主编），高等教育出版社（第五版）
