课程设计基于CPLD的交通灯设计.doc

《课程设计基于CPLD的交通灯设计.doc》由会员分享，可在线阅读，更多相关《课程设计基于CPLD的交通灯设计.doc（34页珍藏版）》请在三一办公上搜索。

1、第一章 绪论1.1 交通灯的介绍1918年诞生的第一盏交通灯只有红绿两色，它是圆形四面投影器，被安装在纽约市五号街的一座高塔上，它的诞生，使城市交通大为改善。1925年，留学美国的中国电机专家胡汝鼎提出在绿灯之后加个黄灯的设想被采纳，于是诞生了真正意义上的三色交通灯。传统的交通灯主要由单片机来控制，它主要由红黄绿三色灯组成。工作原理是设置好南北向和东西向的各色灯的亮灭顺序和持续时间来指挥车辆通行。交通灯的发明和使用极大地保障了人民的生命安全，但因此引起的交通事故却还是时有发生。究其原因有以下两点：（1）单片机稳定性不够高，长年累月的运行容易引起故障，使得交通信号混乱；（2）单片机控制的交通灯不

2、利于扩展，当交通灯功能扩充或更改的时候只能全部更换，不但浪费了资源，而带来了不便。因此，传统的交通灯能基本满足一般交通状况的需求。然而，对于交通繁忙、路况复杂的大都市来说就显得力不从心了。1.2 基于CPLD的交通灯的优点基于CPLD的交通灯改变了基于单片机的传统交通灯不稳定和不利于扩展的缺点。本文设计的基于CPLD的交通信号控制电路，突破了单片机的种种限制，对传统的交通灯做了如下改进：（1）用三色箭头指示灯来替代传统的红黄绿三色灯，分别指示左转、直行和右转，改变了传统交通灯一灯三向的状态，使交通更趋规则。（2）增加了左弯待转指示灯，缓解了转弯时的拥堵状况。（3）增加了直行绿灯倒计时功能，以便

3、让司机控制过十字路口的车速，使交通更加安全有序。（4）增加了全红灯的紧急状态。尽管警车、救护车等公务车可以在绿灯的状态下任意前行，可繁忙的交通还是使得公务车“有路难行”。紧急状态彻底改变了这一状况，让十字路口各方向的车都让路给公务车，真正做到畅通无阻。本文设计的交通信号控制电路更趋于理性化和智能化，交通部门可以依据各路段各个时间点交通的繁忙状态和路况的复杂程度，利用CPLD的可擦除性，根据时段或路段进行不同的设置，避免了资源浪费。而且，CPLD的可扩展性也有利于交通部门在新的交通功能发明之后，在原有交通灯的基础上进行扩展，而不必重新设计，全部更换。1.3 EDA简介EDA技术是指以计算机为工作

4、平台，融合应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。 利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。 现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。本文所指的EDA技术，主要针对电子电

5、路设计、PCB设计和IC设计。 EDA设计可分为系统级、电路级和物理实现级。1.4 Quartus简介 Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。 Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。 Quartus

6、 II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。 此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。 Maxplus II 作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用

7、。目前Altera已经停止了对Maxplus II 的更新支持，Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。Altera在Quartus II 中包含了许多诸如SignalTap II、Chip Editor和RTL Viewer的设计辅助工具，集成了SOPC和HardCopy设计流程，并且继承了Maxplus II 友好的图形界面及简便的使用方法。Altera Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。第二章 设计电路 2.1 设计内容要求2.1.1 设计制作一块十字路口的交通灯信

8、号灯的控制电路的专用芯片。2.1.1 A 方向和B方向各设置红（R）、黄（Y）、绿（G）三盏灯，三盏灯按合理的顺序亮灭，并能将灯亮的时间以倒计时的方式显示出来。2.1.3、 两个方向各灯的时间可方便地进行设置和修改。假设A方向为主干道，车流量大，A方向通行时间比B方向长。设A方向每次至多通行t1秒，B方向每次至多通行t2秒，黄灯亮t秒。2.2 设计初步构思 A方向B方向G1Y1R1G2Y2R225秒10000130秒5秒01010015秒20秒0010105秒(各交通灯状态表)如图所示，G1、Y1、R1、G2、Y2、R2分别代表A、B方向的绿、黄、红灯。显然，交通量较大的A方向绿灯亮25秒，黄

9、灯红灯一次亮5秒和20秒，而交通量较小的B方向绿、黄、红灯分别亮15秒、5秒、30秒。同时图中1表示该交通灯处于点亮状态。2.3 设计总框图如图所示，其中分别用两个控制模块对各倒计时计数器进行控制，从而达到设计要求，显示模块用来显示时间，二极管代表交通灯。第三章 各模块设计原理及其仿真3.1 5秒倒计时计数器3.1.1 源代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY djs5 IS PORT(clk:IN STD_LOGIC; cr:IN STD_LOGIC; EN2:IN S

10、TD_LOGIC; J2:OUT STD_LOGIC; q1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END djs5;ARCHITECTURE a OF djs5 IS SIGNAL bcd1n:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGIN PROCESS(clk,cr) BEGIN IF(cr=0) THEN bcd1n=0101; ELSIF(EN2=1)THEN IF (CLKEVENT AND CLK=1)THEN IF(bcd1n=0)THEN bcd1n=0000; ELSE bcd1n=bcd1n-1; END IF; END

11、IF; END IF; END PROCESS;q1=bcd1n; PROCESS(bcd1n) BEGIN J2=0; IF(bcd1n=0)THEN J2=1; END IF; END PROCESS;END;3.1.2 元件图（5秒倒计时计数器元件图）3.1.3 仿真图（5秒倒计时计数器仿真图）3.1.4 电路图（5秒倒计时计数器RTL电路图）3.1.5流程图开始定义参数清零端cr=0？Y恢复初始值N使能端EN2=1输入端信号Bcd1n=Bcd1n-1NBcd1n=0?YJ2=1结束（5秒倒计时计数器的流程图）3.2 25秒倒计时计数器3.2.1 源代码LIBRARY IEEE;USE

12、IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY djs25 IS PORT(clk:IN STD_LOGIC; cr:IN STD_LOGIC; EN1:IN STD_LOGIC; J1:OUT STD_LOGIC; q1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); y10:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); END djs25;ARCHITECTURE a OF djs25 IS SIGNAL bcd1n: STD_LOGIC_VECTOR(3 DOWNTO

13、 0); SIGNAL vcd10n:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS(clk,cr) BEGIN IF(cr=0)THEN bcd1n=0101; ELSIF(EN1=1)THEN IF(CLKEVENT AND CLK=1)THEN IF(bcd1n=0 and vcd10n/=0)THEN bcd1n=1001; ELSIF(bcd1n=0 and vcd10n=0)THEN bcd1n=0000; ELSE bcd1n=bcd1n-1; END IF; END IF; END IF; END PROCESS; q1=bcd1n; y

14、10=vcd10n; PROCESS (clk,cr) BEGIN IF(cr=0)THEN vcd10n=0010; ELSIF (EN1=1)THEN IF(CLKEVENT AND CLK=1)THEN IF(bcd1n=0)THEN IF(vcd10n=0)THEN vcd10n=0000; ELSE vcd10n=vcd10n-1; END IF; END IF; END IF; END IF; END PROCESS; PROCESS(bcd1n,vcd10n) BEGIN J1=0; IF(bcd1n=0 and vcd10n=0)THEN J1=1; END IF; END P

15、ROCESS; END;3.2.2 元件图（25秒倒计时计数器元件图）3.2.3 仿真图（25秒倒计时计数器仿真图）3.2.4 电路图（25秒倒计时计数器RTL电路图）3.3 20秒倒计时计数器3.3.1源代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY djs20 IS PORT(clk:IN STD_LOGIC; cr: IN STD_LOGIC; EN3:IN STD_LOGIC; J3:OUT STD_LOGIC; q1:OUT STD_LOGIC_VECTOR(3 DO

16、WNTO 0); y10:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); END djs20; ARCHITECTURE a OF djs20 IS SIGNAL bcd1n:STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL vcd10n:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS(clk,cr) BEGIN IF(cr=0)THEN bcd1n=0000;-J1=1; ELSIF(EN3=1)THEN IF(CLKEVENT AND CLK=1)THEN IF(bcd1n=0 and vcd10n/=0)

17、THEN bcd1n=1001; ELSIF(bcd1n=0 and vcd10n=0)THEN bcd1n=0000; ELSE bcd1n=bcd1n-1; END IF; END IF; END IF; END PROCESS; q1=bcd1n; y10=vcd10n; PROCESS(clk,cr) BEGIN IF(cr=0)THEN vcd10n=0010; ELSIF (EN3=1)THEN IF(CLKEVENT AND CLK=1)THEN IF(bcd1n=0)THEN IF(vcd10n=0)THEN vcd10n=0000; ELSE vcd10n=vcd10n-1;

18、 END IF; END IF; END IF; END IF; END PROCESS; PROCESS(bcd1n,vcd10n) BEGIN J3=0; IF(bcd1n=0 and vcd10n=0)THEN J3=1; END IF; END PROCESS;END;3.3.2 元件图（20秒倒计时计数器元件图）3.3.3仿真图（20s倒计时计数器仿真图）3.3.4 电路图（20秒倒计时计数器RTL电路图）3.4 30秒倒计时计数器3.4.1 源代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED

19、.ALL;ENTITY djs30 IS PORT(clk: IN STD_LOGIC; cr:IN STD_LOGIC; EN4: IN STD_LOGIC; J4:OUT STD_LOGIC; q1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); y10:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END djs30;ARCHITECTURE a OF djs30 IS SIGNAL bcd1n:STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL vcd10n:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGI

20、NPROCESS(clk,cr) BEGIN IF(cr=0)THEN bcd1n=0000;-J1=1; ELSIF(EN4=1)THEN IF(CLKEVENT AND CLK=1)THEN IF(bcd1n=0 and vcd10n/=0)THEN bcd1n=1001; ELSIF(bcd1n=0 and vcd10n=0)THEN bcd1n=0000; ELSE bcd1n=bcd1n-1; END IF; END IF; END IF;END PROCESS; q1=bcd1n; y10=vcd10n;PROCESS(clk,cr)BEGIN IF(cr=0)THEN vcd10

21、n=0011;-J1=1; ELSIF(EN4=1)THEN IF(CLKEVENT AND CLK=1)THEN IF(bcd1n=0)THEN IF(vcd10n=0)THEN vcd10n=0000; ELSE vcd10n=vcd10n-1; END IF; END IF; END IF; END IF;END PROCESS;PROCESS(bcd1n,vcd10n)BEGIN J4=0; IF(bcd1n=0 and vcd10n=0)THEN J4=1;END IF;END PROCESS;END ;3.4.2 元件图（30秒倒计时计数器元件图）3.4.3 仿真图（30秒倒计时计

22、数器仿真图）3.4.4电路图（30秒倒计时计数器RTL电路图）3.5 15秒倒计时计数器3.5.1 源代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY djs15 IS PORT (clk:IN STD_LOGIC; cr:IN STD_LOGIC; EN5:IN STD_LOGIC; J5:OUT STD_LOGIC; q1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); y10:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END djs

23、15;ARCHITECTURE a OF djs15 IS SIGNAL bcd1n:STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL vcd10n:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGIN PROCESS(clk,cr) BEGIN IF(cr=0)THEN bcd1n=0101 ;-J1=1; ELSIF(EN5=1)THEN IF(CLKEVENT AND CLK=1)THEN IF(bcd1n=0 and vcd10n/=0)THEN bcd1n=1001; ELSIF(bcd1n=0 and vcd10n=0)THEN bcd1n=

24、0000; ELSE bcd1n=bcd1n-1; END IF; END IF; END IF; END PROCESS; q1=bcd1n; y10=vcd10n; PROCESS (clk,cr) BEGIN IF(cr=0)THEN vcd10n=0001; ELSIF(EN5=1)THENIF(CLKEVENT AND CLK=1)THEN IF(bcd1n=0)THEN IF(vcd10n=0)THEN vcd10n=0000; ELSE vcd10n=vcd10n-1; END IF; END IF; END IF; END IF; END PROCESS;PROCESS(bcd

25、1n,vcd10n) BEGIN J5=0; IF(bcd1n=0 and vcd10n=0)THEN J5=1; END IF; END PROCESS; END;3.5.2 元件图（15秒倒计时计数器元件图）3.5.3 仿真图（15秒倒计时计数器仿真图）3.5.4电路图（15秒倒计时计数器RTL电路图）3.6 控制模块3.6.1 源代码ALIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY KONGZHI1 IS PORT (c

26、lk:IN STD_LOGIC; state_inputs: IN STD_LOGIC_VECTOR(0 TO 1); c1,c2,c3,b1,b2,b3:OUT STD_LOGIC; w0,w1,w2:IN STD_LOGIC; r1:OUT STD_LOGIC; y1:OUT STD_LOGIC; g1:OUT STD_LOGIC; reset:IN STD_LOGIC); END KONGZHI1; ARCHITECTURE a OF KONGZHI1 IS TYPE STATE_SPACE IS(s0,s1,s2); SIGNAL current_state,next_state:ST

27、ATE_SPACE; BEGIN PROCESS(clk) BEGIN IF reset=1THENcurrent_stateg1=0;y1=1;r1=1; IF w0=1THEN next_state=s1;-25s; END IF; b1=0; IF(w0=0) THEN b1g1=1;y1=0;r1=1; IF w1=1 THEN next_state=s2;-5s END IF; b2=0; IF(w1=0)THEN b2g1=1;y1=1;r1=0; IF w2=1THEN next_state=s0;-20s END IF; b3=0; IF(w2=0) THEN b3=1; EN

28、D IF; END CASE; END IF; END PROCESS; c1=1 WHEN next_state=s0 ELSE 0; c2=1 WHEN next_state=s1 ELSE 0; c3=1 WHEN next_state=s2 ELSE 0;END;3.6.2 元件图（控制模块1的元件图）3.6.3 仿真图（控制模块1的仿真图）3.6.4 电路图3.6.5 源代码BLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENT

29、ITY KONGZHI2 IS PORT(state_inputs: IN STD_LOGIC_VECTOR(0 TO 1); clk:IN STD_LOGIC; c1,c2,c3,b1,b2,b3:OUT STD_LOGIC; w0,w1,w2:IN STD_LOGIC; r2:OUT STD_LOGIC; y2:OUT STD_LOGIC; g2:OUT STD_LOGIC; reset:IN STD_LOGIC);END KONGZHI2;ARCHITECTURE a OF KONGZHI2 ISTYPE STATE_SPACE IS(s0,s1,s2);SIGNAL current_s

30、tate,next_state:STATE_SPACE;BEGINPROCESS(clk)BEGIN IF reset=1THEN current_stateg2=1;y2=1;r2=0;IF w0=1THEN next_state=s1;-30sEND IF; b1=0; IF(w0=0)THEN b1g2=0;y2=1;r2=1; IF w1=1THEN next_state=s2;-15s END IF; b2=0; IF(w1=0)THEN b2 g2=1;y2=0;r2=1;IF w2=1THEN next_state=s0;-5sEND IF; b3=0;IF(w2=0)THEN

31、b3=1;END IF;END CASE;END IF;END PROCESS;c1=1WHEN next_state=s0 else 0;c2=1WHEN next_state=s1 else0;c3=1WHEN next_state=s2 else0;END;3.6.6 元件图（控制模块2的元件图）3.6.7 仿真图（控制模块2的仿真图）3.6.8 电路图（控制模块2的RTL电路图）3.6.9 流程图YState=S1?开始定义参数State=S0?Rest=1?系统变回零状态绿灯亮YYNNState=S2?红灯亮黄灯亮YNN结束(控制模块流程图)3.7 显示模块3.7.1 源代码LIBR

32、ARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY XIANSHI IS PORT( b1,b2,b3,b4,b5,b6:IN STD_LOGIC; Q0:IN STD_LOGIC_VECTOR(3 DOWNTO 0); Q1:IN STD_LOGIC_VECTOR(3 DOWNTO 0); Q2:IN STD_LOGIC_VECTOR(3 DOWNTO 0); Q3:IN STD_LOGIC_VECTOR(3 DOWNTO 0); Q4:IN STD_LOGIC_VECTOR(3 DOWNTO

33、 0); Q5:IN STD_LOGIC_VECTOR(3 DOWNTO 0); Q6:IN STD_LOGIC_VECTOR(3 DOWNTO 0); Q7:IN STD_LOGIC_VECTOR(3 DOWNTO 0); Q8:IN STD_LOGIC_VECTOR(3 DOWNTO 0); Q9:IN STD_LOGIC_VECTOR(3 DOWNTO 0); CLK:IN STD_LOGIC; SG:OUT STD_LOGIC_VECTOR(6 DOWNTO 0); BT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);END;ARCHITECTURE one OF

34、XIANSHI IS SIGNAL CN:INTEGER RANGE 0 to 2; SIGNAL CN1:INTEGER RANGE 0 to 2; SIGNAL CNT2:STD_LOGIC_VECTOR(1 DOWNTO 0); SIGNAL A:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINP1:PROCESS(CN)BEGINIF(b1=1)THEN CN=0;END IF;IF(b2=1)THEN CN=1;END IF;IF(b3=1)THEN CN=2;END IF;IF(b4=1)THEN CN1=0;END IF;IF(b5=1)THEN CN1=1;

35、END IF;IF(b6=1)THEN CN1 CASE CNT2 IS WHEN 00=BT=00000001;ABT=00000010;ANULL; END CASE; WHEN 1=BT=00000001;A CASE CNT2 IS WHEN 00=BT=00000001;ABT=00000010;ANULL; END CASE; WHEN OTHERS =NULL; END CASE; CASE CN1 IS WHEN 0= CASE CNT2 IS WHEN 00=BT=00000100;ABT=00001000;ANULL; END CASE; WHEN 1= CASE CNT2 IS WHEN 00=BT=00000100;ABT=00001000;ANULL; END CASE; WHEN 2=BT=00000100;ANULL; END CASE; END PROCESS P1; P2:PROCESS(A)BEGIN CASE A IS WHEN 0000=SGSGSGSGSGSGSGSGSGSGNULL; END CASE; END PROCESS P2;P3:PROCESS(CLK) BEGIN IF(CLKEVENT AND CLK=1)THEN