《数字电子技术课程设计数字钟设计.doc》由会员分享，可在线阅读，更多相关《数字电子技术课程设计数字钟设计.doc（15页珍藏版）》请在三一办公上搜索。
1、数字电子技术课程设计设计课题：数字钟电气与电子工程学院05自动化职（1）班设计者： 学号： 目录一、设计目的3二、设计要求3三、总体概要设计3四、各单元模块设计与析4五、电路的安装与调试12六、总结12七、设计体会13八、元器件清单13九、参考文献和辅助工具14十、写在是后15 十一、附数字钟课程设计仿真图 一.设计目的1. 进一步掌握各芯片的逻辑功能及使用方法。2. 进一步熟悉集成电路的引脚安排。3. 进一步掌握数字钟的设计方法和和计数器相互级联的方法。4. 进一步掌握数字系统的设计和数字系统功能的测试方法。5. 进一步掌握数字系统的制作和布线方法。6. 进一步了解面包板的结构及其接线方法7
2、. 了解数字数字的组成和工作原理。二.设计要求1设计指标 数字钟具有显示时、分、秒的功能； 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前60秒进行蜂鸣报时； 并且要求走时准确。2设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择，有相关原器件清单； 电路仿真与调试3制作要求 自行装配和调试，并能发现问题和解决问题。4编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三.总体概要设计： 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路
3、上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。时显示器分显示器秒显示器时译码器分译码器秒译码器时计数器分计数器秒计数器校时电路振 荡 器分频器图1 数字钟的组成框图振荡器电路振荡器电路给数字钟提供一个频率稳定准确的32768z的脉冲，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路分频器电路将32768z的高频方波信号经三个74LS191两次八分频和一次十六分频后得到1Hz的方波信号，可以供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路时间计数
4、电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器可以设计为24进制计数器。译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计采用的为数码管（共阴）。四各单元模块设计和分析主体电路是功能部件或单元电路组成的，在设计这些电路或选择部件时，应尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或者都用CMOS集成电路。整个系统手忙脚乱
5、的器件种类应尽可能少。下面介绍各功能部件与单元电路的设计。）555振荡器电路振荡器是构成数字式时钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率超高，计时精度超高，走时越准确，如果精度要求不高也可以采用由逻辑门与RC组成的时钟源振荡器，或由集成电路定时器555与RC级成的多谐振荡器。这里选用555定时器构成多谐振荡器。振荡频率f=1024Hz。电路及参数如图2所示脉冲输出端图2 555振荡器电路图）分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到z的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是
6、计数器电路，一般采用多级进制计数器来实现。例如，将32768z（215）的振荡信号分频为Z的分频倍数为32768，即实现该分频功能的计数器相当于极进制计数器。74LS191计数器最高为可以将32768Z的信号分频为1KZ，而经过三个74LS191可以将它分为1HZ的信号。如图3所示，可以直接实现振荡和分频的功能。图3 74LS191分频电路图）时间计数单元在设计计数器之前，先对74LS191芯片的引脚和功能作一些说明以及有关连接的知识74LS191芯片说明74LS191芯片Q0、Q1、Q2、Q3 输出端D0、D1、D2、D3 数据输入端CLK时钟输入端（上升沿触发）D/U 加/减计数方式控制,
7、 D/U=0时,加法计数； D/U=1时减法计数PL 异步并行控制端RCO 行波时钟端输出端TC 进位输出/错位输出E计数控制端,E=0时计数、置数；E=1时禁止，此时输出端Q3Q2Q1Q074LS191的功能真值表下图是构成模M=22n-1进制计数器电路,其中控制PL的与非门输入端abcd和计数器输出端Q3、Q2、Q1、Q0连接如下表模M=22n-1进制计数器电路表一：M=22n-1进制计数器连接表M进制abcd2Q11113Q0Q1114Q21115Q0Q2116Q1Q2117Q0Q1Q218Q31119Q0Q31110Q1Q31111Q0Q1Q3112Q2Q31113Q0Q2Q3114Q
8、1Q2Q3115Q0Q1Q2Q3时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为24进制计数器计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。本实验采用两片74LS191来产生60进制和24进制，秒个位计数单元为进制计数器，本实验将Q3和Q1通过与非门74LS00接到PL来实现 ，秒十位计数单元为进制计数器，本实验将Q1和Q2通过与非门74LS00接到PL来实现，分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，如图4所示。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24
9、进制计数器，所以在两块74LS191构成的100进制中截取24，就得在24的时候进行异步清零。24进制计数功能的电路如图5所示。图4 60进制计数器电路图5 24进制计数器电路4）译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用74LS48作为显示译码电路，选用八段共阴LED数码管作为显示单元电路，如图6所示。图6 译码驱动和显示电路5）校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工触发计数或将频率较高的方波
10、信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。 根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图7所示为所设计的校时电路。校时开关功能表K2K1功能00计数01校分10校时1闭合，0断开图7 校时电路6）整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控
11、制信号。作为选蜂鸣器为电声器件，使蜂鸣器可以一响一停。如下图所示。图8 整点报时电路上图中在59分50秒到59分59秒期间内,分十位、个位和秒十位不变，输出都为高电平产生报时有效控制信号实现报时功能。7)定时控制电路数字钟在指定的时刻发出信号，或驱动音响电路“闹时”，或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。设计要求在某时59分发出闹时信号，持续时间为了min。经分析闹时信号Z的表达式为Z=(Q2Q1Q0)H1M(Q2Q0)M2(Q3Q0)M1式中M为上、下午控制信号如果用与非门实现上式所表示感谢的逻辑功能，则可以
12、将Z进行布尔代数变换，即Z=(Q2Q1Q0)H1M(Q2Q0)M2(Q3Q0)M1实现上式的逻辑电路如下图所示，其中74LS20为4输入二与非门，74LS03为集电极开路（OC门）的二输入四与非门，因OC门的输出端可以进行“线与”，使用时在它们的输出闻风而至民电源5V端之间应接一3.3K的上拉电阻RL。控制1KHz高音或驱动音响电路的两级与非门也采用OC门，RL的值也应生新计算。图9 闹时电路五.电路的安装与调试在完成了理论设计之后，我们并不能确定电路没有任何问题，所以下一步就是利用软件Proteus进行仿真，根据成功与否再进行修正之后，开始电路的安装和调试。1、 对各元器件进行测试，检查是否
13、芯片存在问题。在确认没有问题之后，就可以按照布线方案来进行布线了。2、 对电路整体布局，确定各电路的位置，插好集成电路芯片。3、 安装的555振荡电路。并用一个发光二极管对输出进行检查，看看发光二极管是不是在闪烁，以及闪烁的频率与秒钟频率是否相符合。4、 安装驱动和计数模块。先对所有器件接地以及接电源，因为这比较容易疏忽，大部分错误都出现在接地和接电源上；再对译码驱动电路和计数电路同时布线，但是，先只对一个显示管和一块74LS48和一块74LS191（秒的个位）安装，当验证产生的计数没有问题时，才进一步对它进行扩展，安装秒的十位，分的个位和十位，以及时的个位和十位，并进行检验。 这样做可以方便
14、我们的检查，当装完了那么一个庞大的电路后，一旦哪里出错，进行检查就会看得眼花瞭乱，到最后自己也搞不清楚了。5、 按照理论设计和已经在Proteus软件中验证过的电路图检查布线是否正确，我们主要用万用表来检查。6、 安装的模块是校时模块。接出如图7的电路然后和计数模块相连接。7、 安装整点报时电路，我所设计的电路是受网上的一个电路图的启发，自行设计改装而成的。相对于其它同学设计的电路而言，更简洁使用的器件更少。8、 完成了布线的过程之后，就要对电路板进行综合的测试和检查，在这种情况下，自己有可能检查不出来错误，因为受到一开始思维的局限，所以多找别人帮忙检查，相互检查是最好的办法，这样检查的效率也
15、相当的乐观！当把电路仿真出来后，我对自己的电路很有信心，按照仿真电路图认真仔细接线，一切都还比较的顺利！当综合测试成功的那一刻，很兴奋！六总结1. 设计过程中遇到的问题及其解决方法。1） 对电路整体布局好后，后来因为想到不是很合理，又对电路进行了改动，将原来接74LS00 的位置和接74LS191的位置对换，结果忘记拆掉原来74LS191接地的线，造成74LS00部分接地，使得输出为0，计数器不计数，我自己怎么也没有检查出来，后来请同学一眼就看出来了。所以改动电路时要注意拆掉该拆的连线。2） 在做电路中出现问题最多的就是接地没有接好或是接电源没接好，一般用万用表认真检查都能找出来。所以接地是非
16、常重要的。3） 在检测面包板状况的过程中，出现本该相通的地方被断了的导线堵塞，用镊子将其挑出。4） 在仿真后发现电路运行第一个24小时时，时、分、秒的十位都显示为1，按理论应该为0，我试了很多次改电路都不行，我问同学也都不知道，后来打电话给老师才知道是电路中的干扰所致。七、设计体会 在设计数字钟的过程中，使我了解了集成电路芯片的型号命名规律，懂得了没有某种芯片时的替代方法，以及在网上查找电子电路资料的方法，进一步掌握了面包板的结构，掌握了各芯片的逻辑功能及使用方法，进一步熟悉了集成电路的引脚安排，掌握了数字钟的设计方法，进一步熟悉了数字系统的制作和布线方法，明白了数字钟的组成原理以及工作原理。
17、掌握了计数器的工作原理，以及计数器进制的组成方法和级联方法。通过这次设计，使我明白了设计前要熟悉引脚功能和逻辑功能，只有这样在电路出错时才能准确找出来，由于仿真和实际连线有一定区别，加上对集成电路不是非常的熟悉，在连接实际电路时有时忘记了连电源和地，记得有一次我已把振荡分步电路连接好了，有同学问我集成电路用不用连电源和地啊，我说振荡电路不用连，计数电路要连，回头仔细一看我的都连电源了，从这就可以看出我们对集成电路的接法并不是很熟，才弄出了这么个笑话。我想以后不会出现这样的事了。通过设计数字钟，使我深刻地体会到一点，要想轻松的设计出电路，就必须有理论知识作铺垫，这样才能思考周全，设计出来的电路才
18、可能更加的完美。在仿真电路的过程中也使我体会到了门电路的延迟对电路的影响，所以在设计时一定要注意延迟的影响，以及合理利用它的延迟，所以时钟的脉冲尽可能少的经过门电路。由于有这次机会使我学过的软件派上了用场，比如我用到的仿真软件Proteus，使我对学习自动化专业软件的兴趣，今后我要抓住时间和机会学习更多的实用软件，培养动手能力，提高实际应用能力,成为一个应用性人才。八元器件清单1实验中所需的器材 5V电源。 面包板3块。 发光二极管1个（用于检测）。 万用表。 镊子1把。 剪刀1把。 拨线铨1把。 导线 若干 共阳八段数码管6个。 74LS191芯片7块。 74LS08芯片2块。 74LS00
19、芯片5块 74LS03芯片2块 74LS04芯片2块。 74HC30芯片1块 2K电阻1个。 5.1K电阻1个 3.3K电阻2个。 10M电阻1个。 104电容2个。 开关2个。 蜂鸣器1个。九.参考文献和辅助软件工具 数字电子技术基础 佘新平 主编 华中科技大学出版 电子技术基础实验与综合实践教程 施金鸿, 陈光明著 北京航空航天大学出版社 Proteus 软件 英国Labcenter公司开发十一、写在最后最后特别感谢湖北工业大学电气与电子工程学院徐元中老师和吉孔诗老师的指导：每当遇到问题我自己不能解决,与同学讨论的结果又不能令我满意的时候,我就会打电话给这两位老师寻求指导,通常两位老师都很忙,虽然不能当面得到指导,但老师的一点提醒或解除我的疑虑、或能触发我的灵感,或给我做下一步的信心，因为有老师细心指导使我做起来显得很轻松愉快，在此谢谢你们。
