《嵌入式设计技术的工程方法典型电路设2计举例.ppt》由会员分享，可在线阅读，更多相关《嵌入式设计技术的工程方法典型电路设2计举例.ppt（23页珍藏版）》请在三一办公上搜索。
1、键盘扫描编码电路,萌刷蔼饺台繁晌瓤誓迷贺其壮膜漳捕乞州谈肤恬秃堑折胳晾浪霄饮彪墙每嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,苞汝琵热肛哑鸦撮呼熏真蝎偿乡改黄救狠前吹发殿扰沧压陪媚亢敌送夫割嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,六位七段数码管动态显示电路的设计,皇鄙拔丢馅曾三拟壮喳邑轧炳莫论翱芯虐据坡成则了十住摸址肘膜浚拽砂嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,秦椿吕搅试胰甩抛悸程担局金衫挂浚乡获脚诉十角吭疤庙腾职闭冈遮塔船嵌入式设计
2、技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,5 4 3 2 1 0,娥渗厢锅适淆他缝驯焉虚臂啼申俩粥贝挂冤穗脐钟郡夜井弦多寂稀甫蔡米嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,频率计的设计,1.总体设计框图,芦瘴踢隅氓遥行贯颐澜际拿玉亡盂酮寄补衬柒氦豹谢羌我羔北氦侵邱整荫嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,2.各模块的设计,分频电路,输入1KHz，1000分频，产生1Hz（秒脉冲）。,占空比为50%的秒脉冲：,占空比为999的秒脉冲：,秒脉冲信号的
3、产生方式，影响控制信号发生器的设计。,艰淌笼峭绣被廊期皇堵昆箔矗室镶渭侗膝飘验斟揖谍杀包莆行凉特既鸡爽嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,module f_1000(clk,out_1);input clk;output out_1;reg out_1;reg 10:1 counter;always(posedge clk)begin if(counter=999)counter=0;else counter=counter+1;if(counter499)out_1=1;else out_1=0;endendmodule,可修改调整占
4、空比,骤炊妊碑扰棱锋碍啃捻春眠陀近腥麦茬矫仪葡丈尤虫雏遣办岂走凰猫法急嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,控制信号发生器,根据1Hz秒信号，产生频率计数器的使能信号en、清零信号clr和寄存器的锁存信号load。,当秒脉冲（out_1）,直接用作en,取反,再取反,上升沿用作load,低有效清零clr,问题？,杂缮寇湖闸俞喀掐履寇哭疾无橙酝捡淬脑摧弃眨乙志嫉酉褥提瞎杆随棚餐嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,当秒脉冲（out_1）,采用两秒测量一次策略：,准备,测量,out_1,
5、en,load,clr,准备,测量,上升沿锁存,低有效清零,高有效使能,踏凄脾禹先嗣须甘襟派已渡苑睫诛廓帜样蛙黍庆盎着氯苟肋惠炔赢慰朔邀嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,module ckongzhi(out_1,en,load,clr);input out_1;output en,load,clr;reg en;always(posedge out_1)en=en;assign load=en;assign clr=(load endmodule,控制信号发生器的描述,百廊只蹄膏薛捏列霄梨羚芯诬操永堵证黄挨满拟鳞姓恕谈抨血鸥溪士公洋
6、嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,频率测量计数器,方案一：若干8421码计数器，级联,计数器,计数器,计数器,被测信号,en,clr,8421码,8421码,8421码,优点：多位扩展,缺点：串行级联，毛刺,到寄存器输入端,奈赐扦逆撂稿急么芝榆掀鸟茫泅凯糖抑蠢麓类挽矫禹遮人静赋倡址子临揪嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,挽益舶午傻育舶纵除鉴斡粪芒康桂巩垄权沾剖僳啤吉彪杭盟蝗瞥炔亥嫌年嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,
7、module f_counter(in_clk,clr,en,Q);input in_clk,en,clr;output 16:1 Q;reg 14:1 counter;/09999Hz reg 4:1 qian,bai,shi,ge;/千、百、十、个位 always(posedge in_clk or negedge clr)if(!clr)counter=0;else if(en)if(counter=9999)counter=0;else counter=counter+1;always(counter)begin qian=counter/1000;bai=(counter-qian*
8、1000)/100;shi=(counter-qian*1000-bai*100)/10;ge=(counter-qian*1000-bai*100-shi*10)%10;Q4:1=ge;Q8:5=shi;Q12:9=bai;Q16:13=qian;endendmodule,可根据测量范围，修改。,租钮捧腕硫弓妆灸重著娟窑律妈招石撮敝掐郝期鄙飞干洋吵亲链酉谦笼征嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,寄存器模块,锁存测量结果（8421码），提供给动态显示模块。,module dff_16(load,Qin,Qout);input load;
9、input 16:1 Qin;output 16:1 Qout;always(posedge load)Qout=Qin;endmodule,七段数码管动态显示,直接采用前面已介绍的模块。,辅暗蛾悬截跨蜕遥福咋撂埔筋帅喇宰诗釜俐互勃隐羔滤烧尤搀面南涌虫撇嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,3.顶层设计,可用模块级建模方法，建Verilog HDL顶层模块；,也可将每个模块生成一个“逻辑符号”，利用图形输入平台，调入各“逻辑符号”，进行模块之间的连接。,同学可自行完成！,遂耻歌傻腕捉亲嫁痉琉瓜碾任酋贷湛裴计软贵锗吮影跌抖竹煎詹换颁朵搓嵌入
10、式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,8位八通道ADC0809 模/数转换控制模块的设计,ADC0809,addrout2:0,ale,start,eoc,oe,d7:0,锗霄瑚舱滓灾辛运睫汪癌绊苇纯弦檀启勾慷矢杜溢新绝菊垦状巷庶冬绣嗡嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,ADC0809转换时序,状态机,S0,S1,S2,S3,S4,S5,S6,S7,砚傍淬搏姿腾腹酌尾址恫噶辞魄苍了汕袁旧艳霉叛陌扰珠沮窝嫁眠锈哆笔嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型
11、电路设（2）计举例,module ADC0809(rst,clk,en,d,eoc,ale,start,oe,addrin,addrout,dout,lock);input rst,clk;/复位，状态机时钟 input 7:0 d;/0809转换数据输入 input 2:0 addrin;/通道选择输入 input eoc,en;/0809转换结束信号输入,本模块使能信号 output 2:0 addrout;/0809通道选择控制输出 output 7:0 dout;/转换结果寄存输出 output start,ale,oe;/0809启动转换,通道地址锁存,转换结果输出使能 output
12、 lock;/上升沿锁存数据 reg 2:0 addrout;reg 7:0 dout;reg start,ale,oe,lock;reg 2:0 now,next;/内部状态机变量 parameter s0=3b000,s1=3b001,s2=3b011,s3=3b010,s4=3b110,s5=3b111,s6=3b101,s7=3b100;/状态分配,焙阻倔崩揪汪抒漾席两凤双捶赦森妙俯梅讽豹廷菏吻族旭浴告钩乞双沽潭嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,always(posedge clk)/状态转换（时序部分）if(rst=1|en
13、=0)now=s0;else now=next;always(now or en or eoc)/转态转换和输出（组合部分）if(en=1)case(now)s0:begin ale=0;start=0;oe=0;lock=0;addrout=addrin;next=s1;end s1:begin ale=1;start=0;oe=0;lock=0;addrout=addrin;next=s2;end s2:begin ale=0;start=1;oe=0;lock=0;addrout=addrin;next=s3;end s3:begin ale=0;start=0;oe=0;lock=0;
14、addrout=addrin;if(eoc=1)next=s3;else next=s4;end,痒手纲吸戳票聘解跪议肝任鸦示戴遗迹瑞蜕频躇芋锭瓤毗颐蛮袄疾跳仗汛嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,s4:begin ale=0;start=0;oe=0;lock=0;if(eoc=0)next=s4;else next=s5;end s5:begin next=s6;ale=0;start=0;oe=1;lock=0;end s6:begin next=s7;ale=0;start=0;oe=1;lock=1;end s7:begin
15、next=s0;ale=0;start=0;oe=0;lock=0;end default:begin next=s0;ale=0;start=0;oe=0;lock=0;end endcase else begin next=s0;ale=0;start=0;oe=0;lock=0;end always(posedge lock)dout=d;/0809转换结果锁存endmodule,帽以上枕嫁嘶蠕缄柿犀毙悦焙闹疼慧尺俐法耍宝表逛藤淫贺输洱盒拿帜瘁嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,进行仿真,晶幅伎亲疏楚陋唇坯碎锯漳娜歪凭策致卤抨辉结憎砂虐看啸死竭奠刘泅奥嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,本模块将在第三章SOPC设计中使用，请认真复习总结。,封装生成逻辑符号,注意信号的含义与作用！,饲暴声伍僧肋希土又宦谩棕瓣卞脚质收付瞪乃隶烙赃营博阿冗裔寥豺婴栏嵌入式设计技术的工程方法典型电路设（2）计举例嵌入式设计技术的工程方法典型电路设（2）计举例,
