毕业设计论文智力竞赛抢答器.doc

《毕业设计论文智力竞赛抢答器.doc》由会员分享，可在线阅读，更多相关《毕业设计论文智力竞赛抢答器.doc（43页珍藏版）》请在三一办公上搜索。

1、教学单位 电子电气工程系 学生学号 编 号 本科毕业设计题目学生姓名 专业名称 电子信息工程 指导教师 2011 年 月 日目 录一、设计正文中文摘要英文摘要正文目录二、附录1. 设计任务书2. 设计中期检查报告3. 指导教师指导记录表4. 设计结题报告 5. 成绩评定及答辩评议6. 设计答辩过程记录IVThe design of intelligence answering racer systemAbstract: Intelligence answering racer is the product that is essential equipment in various compe

2、titions, which is at home and abroad are more useful, moreover, its development is also fast. From the beginning of having only responder and lock function of a circuit, and now with the countdown, timing, automatically (or manually) reset, alarm (audible alert signal, in some ways embodies with mus

3、ic), the LED display, luminescent keys and other technical functions merger, which illustrates its various function and rapid development. In the design, the electric circuit and designing thought of an intelligence answering racer based on the common-used series of 74 IC with 8-wire is introduced,

4、and its function is also described. The answering races function includes timing, counting, and alarming, besides the basic function of an answering racer. The host sets the provided time for the answering race through the time-setting switch, after this the system will count down the time automatic

5、ally. If anybody answer the question on time, the counting of time will stop; If nobody answer the question on time, the alarm will give out some sound, helping the host know the race in this turn is of no use, so the function of alarming is achieved. The design program which the design adopts is si

6、mple and direct-viewing, only using a few TTL doors to achieve that the anchor can control the whole electric circuit. The alarm electric circuit can be controlled by integrated single steady state .We can choose the existing chip to replace the chip we create by ourselves, that not only realizes th

7、e anticipated function, that also reduces the wiring, causes the probability which mistake is engendered drop greatly. The composition of electric circuit selects 74 series chips, economical and practical, stable is reliable, it is suitable for the large-scale production. Keywords: Intelligence answ

8、ering racer；8-wire；Design,；Timing; Control目 录1 绪 论12 设计任务及方案22.1 设计要求22.1.1 设计要求122.1.2 设计要求222.2 设计方案的选择22.3 设计思想与设计原理43 单元电路的设计53.1 抢答部分电路设计53.1.1 优先编码器74LS14853.1.2 74LS148功能真值表63.1.3 锁存器74LS27973.1.4 七段显示译码器74LS4893.1.5 74LS48七段译码驱动器功能表93.2 秒脉冲产生电路设计133.3 定时部分电路163.3.1 十进制同步加减计数器74LS192163.3.2 定

9、时部分电路原理及设计183.4 报警电路设计193.5 时序控制电路203.5.1 单稳态触发器74LS121213.5.2 时序控制电路原理及设计224 总体电路的设计245 设计方案的论证276 结束语27参考文献28谢 辞291 绪 论智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中一种非常常见的答题方式。抢答能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若仅凭主持人的主观判断，就很容易出现误判。所以，我们就需要一种具备自动锁存，置位，清零等功能的智能抢答器来解决

10、这些问题。在本设计中，将主要设计一个供八人使用的定时抢答器。它要实现以下功能要求：基本功能：（1）设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是P0、P1、P2、P3、P4、P5、P6、P7；（2）给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始；（3）抢答器具有数据锁存与显示的功能。抢答开始后，若有任何一名选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时蜂鸣器给出声响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢

11、答选手的编号一直保持到主持人将系统清零为止；扩展功能：（1）抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人任意设定。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时蜂鸣器发出声响；（2）参赛选手只有在设定时间内抢答，抢答有效，则定时器停止工作，并且显示器上显示选手的编号和抢答时刻的时间，并且保持到主持人将系统清零为止；（3）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，则系统短暂报警，并且封锁输入电路，禁止选手超时后抢答，定时器上显示00。智力抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主

12、持人控制开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出，以实现计时功能，构成扩展电路。利用本次设计的电路制造成的智力抢答器，即可轻松实现在8人或8个代表队之间进行的抢答比赛中进行控制，使得这一活动更加趣味、公平。2 设计任务及方案2.1 设计要求2.1.1 设计要求1 最多可以容纳8名选手参赛，编号分别为1 2 3 4 5 6 7 8。各队选手各用一个按钮抢答，主持人则用一按钮进行清零。2.1.2 设计要求2 抢答器具有数据锁存功能，并将所存数据用LED七段数码显示器显示出来，同时蜂鸣器发出间歇式声响，持续时间为1.0秒。主持人清零后声音提示会

13、立即停止。 图1 秒脉冲波形图2.2 设计方案的选择设计八路智力定时抢答器，可以有两种不同的方案来进行。方案一是各路选手抢答后产生的高低电平直接经过优先编码电路，然后经过锁存器，译码电路到七段数码显示管的同时，由秒脉冲产生电路产生的秒脉冲驱动定时电路工作。主持人开关通过控制电路来实现对整体电路的调节。其工作原理为：接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止工作状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于“开始”状态，宣布“开始”，抢答器工作，定时器倒计时，扬声器发声。当选手在定时时间内抢答时，抢答器完成如下功能：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之

14、后，定时器停止倒计时，禁止二次抢答，定时器显示剩余时间。如再次抢答须由主持人再次操作“清除”和“开始”状态开关。本类智力抢答器的总体方框图如图2所示： 图2 方案一的总体设计框图方案二：我们也可以将八路抢答开关与锁存器相连，使得输入锁存器的直接是各位选手的高低电平，而非BCD码。然后经过优先编码电路、译码电路后显示在LED数码管上；同时，由主持人控制开关以及其他部分的线路通过门电路实现对抢答电路和定时电路的控制。本种方案的设计框图如图3所示：图3 方案二的总体设计框图对比以上两图可知，第一种方案更为简便直观一些。它仅用几个TTL门即可实现主持人对整个电路的控制，用集成单稳态触发器控制报警电路，

15、用现有芯片来取代自己设计，既实现了预期功能，又减少了布线，使得错误产生的概率大大降低。综上所述，我们选择方案一来进行我们的设计。2.3 设计思想与设计原理它由抢答部分电路、定时部分电路、报警电路、时序控制电路几部分组成。抢答部分电路完成基本的抢答功能，即抢答开始后，抢答者按动抢答按钮，通过编码电路，锁存电路和显示电路显示优先抢答者编号，同时封锁输入电路，禁止其他选手抢答。定时部分电路：节目主持人根据抢答题或回答问题所需时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。锁存器的数据按显示时间控制电路的要求进行锁存，锁存的数据通过译码器和显示器显示。控制报警部分：节目主持人

16、宣布完考题后，说一声“抢答开始”，并按动节目主持人控制按钮，计时开始，同时通过控制电路允许抢答部分工作。一旦抢答者按动抢答按钮，说明已有抢答者来回答问题，系统通过控制电路来封锁抢答电路，不允许其他抢答者的序号通过。显示时间控制电路锁存抢答者抢答时刻的时间，同时报警电路报警，此外抢答时间超过和答题时间超过都报警。节目主持人通过“清除”按钮可将计时电路计数器清零并可解除报警。智力抢答器的工作原理为：接通电源后，节目主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器显示设定的时间。当节目主持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关拨到“开始”位置，定时器倒计

17、时，报警电路处于工作状态。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。当选手在定时时间内按动抢答键位进行抢答时，抢答器要完成以下四项工作：（1）优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后译码显示电路显示编号；（2）扬声器发出短暂声响，提醒节目主持人注意；（3）控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；（4）控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。3单元电路的设计在本次设计中，要进行以下几个

18、单元电路的设计：第一，抢答部分电路；第二，秒脉冲产生电路；第三，定时部分电路；第四，报警部分电路；第五，时序控制电路等。以下篇幅将对上述电路分别进行设计及原理阐述。3.1 抢答部分电路设计抢答部分电路的功能主要有两个：一是能分辨出选手按键的先后，并锁存优先抢答者的编号，供译码显示电路用，并且经过译码，在数码显示器上显示出对应选手的编号；二是实现锁存，使其他选手的按键操作无效。本次设计主要选用8-3优先编码器74LS148、锁存器74LS279、七段显示译码器74LS48和七段数码显示器等几个芯片完成上述功能。 3.1.1 优先编码器74LS148 编码器的逻辑功能是将输入信号中的一个有效信号变

19、换成相应的一组二进制代码输出,编码器实现“一对多”译码 。编码器在同一时刻内只允许对一个信号进行编码，否则输出的代码会发生混乱。普通编码器同时按下两个或更多个按键时，输出将混乱，而在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个信号进行编码。74LS148为8线3线优先编码器，即8个信号输入端，3个信号输出端。此外，还设置了输入使能端，输出使能端和优先编码工作状态标志。 图4 74LS148功能简图 图5 74LS148管脚引线图编码数据输入端： 、共8线， 优先级最高, 优先级最低

20、。输入使能端：当=0时，编码器工作。 编码数据输出端：、 组成三位二进制译码输出。 输出使能端：当=0，且无有效信号输入时，=0。 优先编码输出端 ：当=0且有信号输入时, =0。功能说明：芯片74LS148的输入端和输出端均为低电平有效。图4是其功能简图，图中电源和地未画， 是输入信号，为三位二进制编码输出信号。为输入使能端，当0时，允许编码器进行编码；当1时，编码器禁止编码。是输出使能端，只有当0，而均无编码输入信号时为0。为优先编码输出端，在0而其中之一有信号输入时，0。各输入端的优先顺序为：级别最高，级别最低。如果0（有信号），则其它输入端即使有信号输入，均不起作用，此时输出只按编码，

21、000。优先编码被广泛应用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编码。3.1.2 74LS148功能真值表 表1.1 74LS148 8线3线优先编码真值表输 入 输 出 1 X X X X X X X X 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 X X X X X X X 0 0 0 0 0 1 0 X X X X X X 0 1 0 0 1 0 1 0 X X X X X 0 1 1 0 1 0 0 1 0 X X X X 0 1 1 1 0 1 1 0 1 0 X X X 0 1 1 1 1 1 0 0 0

22、1 0 X X 0 1 1 1 1 1 1 0 1 0 1 0 X 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 3.1.3 锁存器74LS279锁存器74LS279是TTL集成基本RS触发器。RS触发器由两个与非门交叉连接而成，图6是它的逻辑图、逻辑符号和波形图。其中为置1(置位)输入端，为置0(复位)输入端，在逻辑符号中用小圆圈表示输入信号为低电平有效。Q和 是一对互补输出端，同时用它们表示触发器的输出状态，即1、 =0表示触发器的1态;Q0、1表示触发器的0态。 (a) 逻辑图 (b) 逻辑符号 (c) 波形图 图6 基本RS触发

23、器基本RS触发器的逻辑功能可以用表1.2所示的状态真值表来描述。基本RS触发器的输出端随输入电平和变化的波形图如图6（c）所示。表1. 2 基本RS触发器功能真值表 S R Q 功能 0 0 X 不定 0 1 1 置1 1 0 0 置0 1 1 Q 保持 由表1.2化简得到逻辑功能表达式（也称为特性方程） 如式 31 所示，称之为约束条件。图7是锁存器74LS279管脚引线图。综上所述，基本RS触发器具有置0、置1、保持功能且不允许与同时为0，集成产品74LS279就是这种四RS触发器。对应的特性方程为： 31 其中，表示现态，即原态。表示次态，即新状态。 图7 74LS279管脚引线图 3.

24、1.4 七段显示译码器74LS48译码与编码是相反的过程，是将二进制代码表示的特定含义翻译出来的过程。能实现译码功能的组合逻辑电路称为译码器。集成译码器可分为三种，即：二进制译码器、二十进制译码器和显示译码器。二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路,也称为变量译码器。若输入端有n位，代码组合就有2n个，当然可译出2n个输出信号。显示译码器由译码输出和显示器配合使用，最常用的是BCD七段译码器。其输出是驱动七段字形的七个信号，常见产品型号有74LS48、74LS47等。74LS48为输出高电平有效的中规模集成BCD七段显示译码驱动器, 输出高电平有效，用以驱

25、动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。图8 74LS48功能简图 图9 74LS48管脚引线图74LS48的输入端是四位二进制信号(8421BCD码)，a、b、c、d、e、f、g是七段译码器的输出驱动信号，高电平有效。可直接驱动共阴极七段数码管，是使能端，起辅助控制作用。3.1.5 74LS48七段译码驱动器功能表表1.3 七段显示译码器74LS48的功能表十进制数 A3A2A1A0abcdefg 说明 0 1 1 1 1 1 1 1 1 测试灯 0 0 0 0 0 0 0 0 熄灭 1 0 0 0 0 0 0 0 0 0 0 0 0 0 灭0 0 1 0 0

26、0 0 1 1 1 1 1 1 1 0 显示0 1 1 0 0 0 1 1 0 1 1 0 0 0 0 显示1 2 1 0 0 1 0 1 1 1 0 1 1 0 1 显示2 3 1 0 0 1 1 1 1 1 1 1 0 0 1 显示3 4 1 0 1 0 0 1 0 1 1 0 0 1 1 显示4 5 1 0 1 0 1 1 1 0 1 1 0 1 1 显示5 6 1 0 1 1 0 1 0 0 1 1 1 1 1 显示6 7 1 0 1 1 1 1 1 1 1 0 0 0 0 显示7 8 1 1 0 0 0 1 1 1 1 1 1 1 1 显示8 9 1 1 0 0 1 1 1 1 1

27、0 0 1 1 显示9 10 1 1 0 1 0 1 0 0 0 1 1 0 1 无效 11 1 1 0 1 1 1 0 0 1 1 0 0 1 无效 12 1 1 1 0 0 1 0 1 0 0 0 1 1 无效 13 1 1 1 0 1 1 1 0 0 1 0 1 1 无效 14 1 1 1 1 0 1 0 0 0 1 1 1 1 无效 15 1 1 1 1 1 1 0 0 0 0 0 0 0 无效 74LS48的逻辑功能：（1）正常译码显示。=1， =1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。（2）灭零。当=1，而输入为0的二进制码0000

28、时，只有当=1时，才产生0的七段显示码,如果此时输入=0 ，则译码器的ag输出全0，使显示器全灭，所以称为灭零输入端。（3）试灯。当=0时，无论输入怎样，ag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 称为试灯输入端。（4）特殊控制端。可以作为输入端，也可以作为输出端。 作输入使用时，如果=0时，不管其他输入端为何值，ag均输出0，显示器全灭。因此称为灭灯输入端。 作输出端使用时，受控于。当=0，输入为0的二进制码0000时，=0，用以指示该片正处于灭零状态。所以，又称为灭零输出端。在这里，我们选用与74LS48对应的共阴极七段数码显示器。74LS48译码驱动器的输出是高电

29、平有效，所以，配接的数码管须采用共阴极接法。图10（a）是共阴式LED数码管的原理图，使用时，共阴极接地，7个阳极ag由相应的BCD七段译码器来驱动，如图11（b）所示： （a）引线图 （b）七段字形组合情况 图10 七段LED数码管 （a）原理图 （b）驱动电路 图11 共阴式七段LED数码管 其功能表如表1.4所示： 表1.4 共阴极数码显示器的功能表十进制 D C B A a b c d e f g 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1 0 1 1 0 1 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1

30、 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 0 0 1 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 0 0 1 1 基于以上对各种芯片的原理及应用的介绍，我们设计出抢答器部分电路图如下图12所示。电路选用优先编码器 74LS148 和锁存器 74LS279 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数码显示管）；二是禁止其他选手按键，其按键操

31、作无效。其工作原理是：当开关S置于清除端时，RS触发器的 、端均为0，4个触发器的输出置0，使74LS148的优先编码工作标志端0，其处于工作状态。当开关S置于开始端时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁存后，CTR=1, =1,七段显示电路74LS48处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR1，使74LS148的优先编码工作标志端1，处于禁止工作状态，封锁其它按键的输入。当按键松开即按下时，此时由于CTR仍为1，使74LS148的优先编码工作标志端1，所以74LS148仍处于禁止状态，确保有第二次按键时信号

32、不会输入，保证了抢答者的优先性。如有再次抢答需由主持人将开关S重新置于“清除”位置，然后再进行下一轮抢答。图12 抢答部分电路图3.2 秒脉冲产生电路设计在本设计电路中，要进行准确计时，就必须为定时部分电路提供一个精确的输入脉冲。为了使数码显示器上显示的时间递减周期与日常时间对应，我们在此设计一个能够产生周期为1.0秒的秒脉冲电路，作为定时部分电路的脉冲。为此，选用555定时器秒脉冲产生电路。集成定时器电路习惯上称为555电路,这是因为内部参考电压使用了3个5K的电阻分压,故取此名。555电路是一种数字和模拟混合型的中规模集成电路,它能产生时间延迟和多种脉冲信号,应用十分广泛。555集成定时器

33、是模拟功能和数字逻辑功能相结合的一种双极型中规模集成器件。外加电阻、电容可以组成性能稳定而精确的单稳态电路 、多谐振荡器、施密特触发器等。图13为555定时器内部结构的简化原理图，它由3个阻值为5k的电阻组成的分压器、两个电压比较器C1和C2、基本RS触发器、放电管T以及缓冲器G组成。 图13 555定时器内部结构简化原理图555定时器的逻辑功能可理解为：由输入决定两个比较器的输出从而决定RS触发器的输出。 当复位端Rd为低电平时，不管其它输入端的状态如何，输出VO为低电平。因此在正常工作时，应将其接高电平。 当输入VI 1大于2/3VCC时，VI 2大于1/3VCC时，比较器C1输出R为低电平，比较器C2输出S为高电平，基本RS触发器被置0，放电三极管T导通，输出端VO为低电平；当输入VI 1小于2/3VCC时，VI 2小于1/3VCC时，比较器C1输出高电平，C2输出低电平，RS触发器被置1，放电三极管T截止，输出端VO为高电平；当输入VI 1小于2/3VCC时，VI 2大于1/3VCC时，基本RS触发器R=1，S=1，触发器状态不变，电路亦保持原状态不变。同时，给出555定时器的外引线排列图 ： 图14 555定时器引脚图555定时器的功能表如下表所示：表1.5 555定时器功能表 触发 TH 阈值 复位 D 放电端 OUT 输出