《毕业设计论文智能抢答器的设计.doc》由会员分享，可在线阅读，更多相关《毕业设计论文智能抢答器的设计.doc（24页珍藏版）》请在三一办公上搜索。
1、济源职业技术学院毕业设计济源职业技术学院 毕 业 设 计题目 智能抢答器的设计 系别 电气工程系 专业 电子仪器仪表与维修 班级 仪表0801 姓名学号指导教师日期 2010年12月 2设计任务书设计题目：智能抢答器的设计设计要求：1.主持人有开始键和复位键，按下开始键后才能开始抢答，否则犯规。2.用数码管显示，正常抢答后，显示抢到的队号，如果有人犯规发出短暂的警报。3.如果规定时间内没有抢答，则说明该题超时作废，用0闪烁表示。4.复位键用于恢复犯规或超时状态。设计进度要求：第一周到第四周：下达任务书，确定题目；第五周：查找与其有关的资料，确定总体方案设计；第六周：计算数据，选择元器件；第七周
2、：进行电路的硬件设计；第八周：画出草图，让老师检查；第九周：对电路进行查错，进行改进；第十周：进行系统调试及撰写论文；第十一周：修改论文、定稿；第十二周：提交论文并准备答辩； 第十三周：参加答辩。 指导教师（签名）： 摘 要随着电子技术的发展，它在各个领域的应用也越来越广泛。人们对它的认识也逐步加深。人们也利用了电子技术以及相关的知识解决了一些实际问题。如：智能抢答器的设计与制作。抢答器是竞赛问题中一种常用的必备装置，从原理上讲，它是一种典型的数字电路。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；主持人按开始按钮示意开始，以上两部分组成主
3、体电路。通过定时电路实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。在抢答电路中利用一个优先编码器译出最先抢到答题权的选手的编号并经LED显示器显示出来，同时还要封锁电路以防其他选手再抢答。当选手答题完成后，主持人将系统恢复至零。关键词：抢答,计时,锁存目 录设计任务书I摘 要II目 录III1 智能仪器的发展及应用11.1 智能抢答器的发展11.2 智能抢答器的应用12 方案的确定22.1 单片机抢答器22.2 PLC抢答器22.3 电子抢答器23 总体方案设计34 单元模块设计44.1 编码、锁存电路模块44.2 定时电路模块94.3 报警电路145 组装与调试16
4、致 谢18参考文献19附 录201 智能仪器的发展及应用1.1 智能抢答器的发展当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，而在竞赛中往往分为几组参加，这时针对主持人提出的问题，如果要是让抢答者用举手等方法，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。比赛中为了准确、公正、直观地判断出第一抢答者，这就要有一种抢答设备作为裁判员，这就必然离不开抢答器。抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手。早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辩认出选手号码。现在大多数抢答器均使用单
5、片机或集成电路，并增加了许多新功能，如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能。随着科技的发展，现在的抢答器正朝着数字化，智能化的方向发展，这就必然提高了抢答器的成本。目前所使用的抢答器有的电路较复杂不便于制作，可靠性低，实现起来很困难，有的则用一些专用的集成块，而专用集成块的购买又很困难。简易逻辑数字抢答器具有电路简单、元件普通、易于购买等特点，很好地解决了制作困难和难于购买问题。1.2 智能抢答器的应用随着我国抢答器市场的迅猛发展，与之相关的核心生产技术应用与研发必将成为业内企业关注的焦点，而抢答器作为一种电子产品，早已广泛应用于各种知识竞赛场合。抢答器一般分为电子抢答器和电
6、脑抢答器。电子抢答器多适用于学校和企事业单位举行的简单的抢答活动。电脑抢答器多用于大型的电台活动。2 方案的确定2.1 单片机抢答器所谓单片机系统就是采用目前市场上的单片机CPU及其它外围芯片，根据不同系统设计电路板，最终设计成一台简易的计算机系统，并在此基础上设计程序以达到所要求的控制功能。这种形式在 80年代国内很流行，但由于受到本身可靠性及其它方面的限制，目前除了仪表上仍然采用外，在工业现场的应用已逐步被代替。2.2 PLC抢答器PLC是专为在工业环境下应用而设计的一种数字运算操作的电子装置,是带有存储器,可以编制程序的控制器。它能够存储和执行指令,进行逻辑运算,顺序控制,定时,计数和算
7、术等操作,并通过数字式和模拟式的输入输出,控制各种类型的机械和生产过程。2.3 电子抢答器简易逻辑数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。如果在抢答中，只靠人的视觉是很难判断出哪组先答题材。这次设计就是电子技术以及三极管巧妙的设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组优先答题，这是本设计的一大优点。通过研究发现
8、，采用数字电路技术设计的抢答器与目前常用的抢答器相比，首先，电路连接简单，因为大多数功能单元都能通过数字电路完成；第二。工作性能可靠，抗干扰能力优于目前抢答器。所以本研究是一个实用的工程设计，具有创新性。鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场。因此，我选择简易逻辑数字抢答器这一课题。3 总体方案设计如图3.1所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”，抢答器工作。定时器倒计时，选手在定时时间内抢答时，抢答器完成优先判断、编号锁存、
9、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。显 示电 路译码电 路锁存器优先编码电路抢答按 钮主持人控制开关控制电 路显示电 路译码 电 路秒脉冲产生电路定时电 路图3.1 总体方框图4 单元模块设计4.1 编码、锁存电路模块该电路主要完成两个功能：分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；禁止其他选手按键，其按键操作无效。其参考电路如图4.1.1所示，其工作过程：开关S置于“清除”端时，RS触发器的 R端均为0，4个触发器输出置0，使74LS
10、1480，使之处于工作状态。当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将键按下时（如按下S3），74LS148的输出 经RS锁存后，1Q=1,74LS48处于工作状态，4Q3Q2Q=100,经译码显示为“4”。此外，1Q1，使74LS1481，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的此时由于仍为Q1，74LS1481，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。 图4.1.1 编码、锁存电路编码、锁存电路由优先编码器74LS148和RS锁存器7
11、4LS279组成。优先编码器74LS148是8线输入3线输出的二进制编码器（简称8-3线二进制编码器），其作用是将输入I0I7这8个状态分别编成8个二进制码输出。优先编码器允许同时输入两个以上的编码信号，不过在优先编码器将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。其功能表如表4.1所示。由表看出74LS148的输入为低电平有效。优先级别从I7至I0递降。另外，它有输入使能，输出使能和。4.1.1 优先编码器 74LS14874LS148为8线3线优先编码器，表4.1为其真值表，图4.1.2为其管脚图。图4.1.2 管脚图表4.1 74LS148
12、 8线3线二进制编码器真值表74LS148工作原理如下： 该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端ST，输出使能端EO和优先编码工作状态标志GS。 当ST=0时，编码器工作；而当ST=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当ST=0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。由表4.1可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入
13、时，Y2Y1Y0均为111，出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS1时，表示8个输入端均无低电平输入，此时Y2Y1Y0=111为非编码输出；GS0时，Y2Y1Y0=111表示响应输入0端为低电平时的输出代码（编码输出）。Ys只有在ST为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的ST连接，以便组成更多输入端的优先编码器。从表4.1不难看出，输入优先级别的次序为7，6，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如5为0，且优先级别比它高的输入6和输入7均为1时，输
14、出代码为010，这就是优先编码器的工作原理。4.1.2 锁存器 74LS279在74LS279中，由于4回路中2回路置位端子为两个，所以使用其一时，整理两个置位输入作为1个使用，或将另一个输入固定为“H”使用。另外，作为稍微变化74LS279 的使用方法，也可将3组作为RS锁存器使用，剩余的RS锁存器作为2输入NAND门电路使用，复位输入例如1管脚固定为“L”时其输入为“H”，所以可构成将2管脚和3管脚作为输入，输出为4管脚，此变换如图4.1.3所示。16 15 14 13 12 11 10 9 74LS2791 2 3 4 5 6 7 8GND2Q1QVCC4Q3Q图4.1.3 74LS27
15、9管脚图表4.2 74LS279 锁存器功能表输入输出Q00010X11X0111100111没改变4.1.3 74LS48 七段显示译码器74LS48芯片是一个十进制(BCD)译码器,可用来驱动共阴极的发光二极管显示器.74LS48的内部有升压电阻，因此无需外接电阻（可直接与显示器相连接）。74LS48其引脚图如下（图4.1.3）：图4.1.3 74LS48引脚图74LS48的功能表如下表（表4.3）所示。其中，A3A2A1A0为8421BCD码输入端，a-g为7段译码输出端。表4.3 74LS48功能表常用的七段显示器件：半导体数码管将十进制数码管分成七个字段，每段为一个发光二极管。半导体
16、数码管（或称LED数码管）的基本单元是PN结。目前较多采用磷砷化镓做成的PN结，当外加正向电压时，就能发出清晰的光线。单个PN结可以封装成发光二极管，多个PN结可以按分段式封装成半导体数码管，其管脚排列如图4.1.4所示：+5VGNDabcdeeffggdpdpdcbaR8R8半导体显示管脚示意图 共阴极接线图 共阳极接线图图4.1.4 图4.1.5 七段数字显示发光组合 本设计用到共阴极显示器和74LS48译码器。为试灯输入：当=0时，/=1时，若七段均完好，显示字形是“8”，该输入端常用于检查74LS48显示器的好坏；当=1时，译码器方可进行译码显示。用来动态灭零，当=1时，且=0时，输入
17、A3A2A1A0=0000时，则/=0使数字符的各段熄灭；/为灭灯输入/灭灯输出，当=0时不管输入如何，数码管不显示数字；/为控制低位灭零信号，当=1时，说明本位处于显示状态，若=0，且低位为零，则低位零被灭。4.2 定时电路模块该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和1个7段数码管即相关电路组成。一块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74LS192的预置数控制端实现预置数，由节目主持人根据情况设定时间。共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的
18、倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制74LS48，使0闪烁，同时以后选手抢答无效。4.2.1 计数器74LS19274LS192是双时钟方式的十进制可逆计数器，具有下述功能： （1）异步清零：CR=1，Q3Q2Q1Q0=0000 （2）异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0（3）保持： CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0 保持原态 （4）加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0 按加法规律计数 （5）减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0
19、 按减法规律计数其中CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。 CR为复位输入端，高电平有效，异步清除。 CO为进位输出：1001状态后负脉冲输出 BO为借位输出：0000状态后负脉冲输出（a）(b)图4.2.1 74LS192引脚排列示意图表4.4 74LS192功能表4.2.2 译码器74LS4874LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中。图4.2.274LS48引脚排列示意图4.2.3 555定时器555定时器的内部电路框图如图4.2.3所示：图4.2.3 555定时器的内部电路框图555 定时
20、器外引脚排图如图4.2.4所示：图4.2.4 555定时器外引脚排图555定时器的内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 。555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制RS触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的反相输入端的电压为 2VCC /3，C2 的同相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 T
21、H 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1 的输出为 1，C2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。4.2.4 定时电路设定一次抢答的时间，通过定时电路对计数器进行时间预置，定时电路选用十进制同步加减计数器74LS192进行设计，电路如图4.2.5所示.图4.2.5 定时电路原理图4.3 报警电路报警电路参考电路图如图4.3.1所示 其中555构成多谐振荡器，振荡频率f =1.443/（R1+2R2）C1,其输出信号经三极管推动扬声器，PR为控制信号，当PR为高电平时，多谐振荡器工作。反之，电路停振。 图4.3.1 报警电路 4.4 时
22、序控制电路时序控制电路需具有以下几个功能：（1）主持人闭合开关,多路抢答器电路和计时电路进入正常状态。 （2）参赛者按键时 ,抢答电路和计时电路停止工作。（3）抢答时间到,无人抢答,扬声器发声,同时抢答电路和计时电路停止工作。根据上面的功能要求，设计的时序控制电路如图 4.3.1所示。图中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端 。图4.4.1的工作原理如下：主持人控制开关从“清除”位置拨到“开始”位置时，来自于图4.1.3中的74LS279的输出 1Q=0，经G3反相， A1，则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路
23、进行递减计时。同时，在定时时间未到时，则定时到信号为 1，门G2的输出 =0，使 74LS148处于正常工作状态，从而实现功能1的要求。当选手在定时时间内按动抢答键时，1Q1，经 G3反相，A0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出 =1，74LS148处于禁止工作状态，从而实现功能2的要求。当定时时间到时，则“定时到信号”为0，使74LS148处于禁止工作状态，禁止选手进行抢答。同时， 门G1处于关门状态，封锁 CP信号，使定时电路保持00状态不变，从而实现功能3的要求。 图4.4.1 时序控制电路5 组装与调试 根据需求选择电路的设计进行组装，完成系统的原理图设计与面
24、包板设计，对准备好的面包板，按照组装图或原理图进行器件组装，组装完成后进行电路的调试。在试验箱上按各个单元电路分别组装抢答器、定时译码显示电路、控制电路和报警电路。然后按照以下步骤进行调试：1检测与查阅器件用数字集成电路测试仪检测所用的集成电路。通过查阅集成电路手册，标出电路图中各集成电路输入、输出端的引脚编号。2连接电路按电路图连接电路，先在面包板上插好各种器件，在安装器件的时候，要注意器件的活口方向，同时要保证各管脚与插座接触良好，管脚不能弯曲或折断，指示灯的正、负极不能接反。在通电以前先用万能表检查各器件的电源接线是否正确。3 电路调试首先按照抢答器的功能进行操作，若电路满足要求，说明电
25、路没有故障。若某些功能不能实现，说明电路存在问题，就要设法查找并排除故障，消除故障可按照信息流程的正向（由输入到输出）查找，也可以按信息流程逆向（由输出到输入）查找。（1）显示电路的调试 主要是由一块74L148和一块74L48芯片以一个七段LED数码显示器组成。在调试时，可以在编码器的各输入端接上开关，当接上电源后，用各开关打开或断开来判断七段LED数码显示器是否显示正常。（2）锁存电路的调试在调试锁存电路时，我们可以在各触发器的Q端各接上一个发光二极管，接上电源，主持人开关打开，任意按下一路抢答开关，看其对应的发光二极管是否亮，然后再按其他开关，这时其它的二极管应该不亮才算正常。 （3）清
26、零电路调试 清零是由主持人控制的，这个电路比较简单，只有一个指示灯，当主持人开关断开时，指示灯通过接地连接到各触发器的清零端，这时七段LED数码显示器显示为零，如果不为零则电路不正常。致 谢一份耕耘，一分收获。在各位老师、同学的帮助下，在我的不断努力下，我的毕业设计终于要完成了。从设计中我学到许多知识，也理解了做任何事都要细心的道理。知识的积累是一点一滴的，在设计中我也感受颇深。在此我要真诚的感谢吕颖利老师给予我的指导，在设计过程中吕老师严格督促我的毕业设计速度，及时的帮我解决我在设计中遇到的各种问题和困难，在设计中一直对我严格要求，在整个毕业设计过程中都给我耐心的指导和讲解，并主动为我提供各
27、种相关技术资料，在吕老师的帮助和指导下我顺利完成了本次毕业设计，同时我也在这次毕业设计中受益匪浅，在此谨向吕老师致以深切的谢意！在这次毕业设计中我遇到了许多困难也得到了学校里其他老师的帮助和指导，我也要感谢我的母校济源职业技术学院，是她提供了良好的学习环境和生活环境，让我的三年大学生活丰富多彩，为我的人生留下精彩的一笔。感谢评阅和阅读本设计论文的老师，感谢您们为此付出的辛勤劳动！在此还要感谢济源职业技术学院的全体老师，感谢他们对我的培养！最后祝愿各位老师：合家欢乐！工作顺利！身体健康！参考文献1 周良权,方小乔.数字电子技术.北京.高等教育出版社,19942 康华光.电子技术基础（数字部分）.北京.高等教育出版社，20003 付植桐.电子技术（第2版）.北京.高等教育出版社，20044 谢自美.电子线路设计实验测试（第二版）.华中科技大学出版社，20005 董作霖.电子线路CAD.郑州.河南科学技术出版社，20106 侯大年.数字电子技术.北京.电子工业出版社,19997 杨晓辉,张彤,姜俊海.智能抢答器的设计与制作.长春大学学报, 2000,06(24-25)8 阎石.数字电子电路.北京.高等教育出版社，2007附 录智能抢答器原理图20
