《通信工程毕业设计论文基于EDA的八路抢答器设计.doc》由会员分享，可在线阅读，更多相关《通信工程毕业设计论文基于EDA的八路抢答器设计.doc（29页珍藏版）》请在三一办公上搜索。
1、分类号 密级 U D C 基于EDA的八路抢答器设计姓 名： 专 业： 通信工程 班 级： 学 号： 指导教师： 教授 原创性声明本人呈交的学位论文，是在导师的指导下，独立进行研究工作所取得的成果，所有数据、图片资料真实可靠。尽我所知，除文中已经注明引用的内容外，本学位论文的研究成果不包含他人享有著作权的内容。对本论文所涉及的研究工作做出贡献的其他个人和集体，均已在文中以明确的方式标明。本学位论文的知识产权归属于培养单位。本人签名： 日期： 摘 要抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。但是抢答器的使用频率较低，且有的要么制作复杂，要么可靠性低，减少兴致。作为一个单位若专购一
2、台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使抢答器损坏，若再购置一台新的就会影响活动的开展，因此设计了本抢答器。本设计是以八路抢答器为基本概念。从实际应用出发,利用电子设计自动化(EDA)技术,和可编程逻辑器件设计具有扩充功能的抢答器。该抢答器的设计利用Protel完成了原理图设计、利用VHDL语言完成了控制主电路设计，具有数码管显示电路、编码译码电路及信号锁存电路功能，并利用MAXPLUS工具软件完成了编译仿真验证；硬件选择ALTERA公司的EPM240T100C5N芯片来实现抢答器的系统功能，该抢答器具有很强的功能扩充性，应用效果良好。关键词： 电子设计自动化 抢答
3、器 硬件描述语言 仿真ABSTRACTWith a tool for answer devices, which has been widely used in allkinds of intelligence and knowledge contest occasions. But answerdevices is used for lower frequency, and some production complex orlow reliability, and reduced interest. As a unit, if the purchaseis a answer devices
4、. Although the economy can bear, each year thenumber is extremely small, because often the long-term storagecauses to answer devices damage, the purchase of a mew one, theactivities will be affected, so this answer devices isdesigned.This design is eight roads Answer devices as the basic concept.Fro
5、m practical application, Complex programmable logic devices(CPLD) were used to design a competitive answer machine by use ofEDA technique. The design of the Answer devices the use of Protel to complete the schematic diagram and the use of VHDL to completethe main control circuit design, including di
6、gital display circuit, coding and decoding circuits and signal locking circuits. The ALTERAMAX+PLUS software tool was used for compilation emulationverification. The ALTERA EPM240T100C5N was chosen in the hardwaresystem to realize the system functions. The design of thecompetitive answer machine is
7、easily expandable and provides goodapplication results.Key word: EDA Answer devices VHDL Simulation目 录1 引言11.1 课题的来源及EDA的背景11.2 VHDL语言的特点11.3 设计的意义22 设计所用的芯片32.1 芯片EPM240T100C5N简介32.2 74HC04N芯片介绍42.3 CD4060芯片介绍43 系统的设计方案53.1 设计要求53.2 八路抢答器控制系统的设计思路与功能53.3 抢答器的工作流程53.4 抢答器的硬件框图63.5 抢答器的外围电路73.5.1 电源部
8、分73.5.2 晶振部分73.6 译管脚设置74 系统的软件设计94.1 Quartus 开发平台94.2 自顶向下设计方法94.3 各模块的程序与仿真图104.3.1 编码部分104.3.2 锁存部分114.3.3 抢答成功led灯亮部分124.3.4 码管显示部分134.4 顶层设计与仿真图13结束语15致谢16参考文献17附录18241 引言1.1 课题的来源及EDA的背景当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，而在竞赛中往往分为几组参加，这时针对主持人提出的问题，如果要是让抢答者用举手方式来抢答，这在某种程度上会因为主持人的主观误断造成比赛的不公平。比赛
9、中为了准确、公正、直观地判断出第一位抢答者，这就要有一种抢答设备作为裁判员，这就必然离不开抢答器。随着科技的发展，现在的抢答器有着数字化，智能化的方向发展，EDA技术的应用给电子产品的开发带来了一次革命使电子产品的设计变得简单。EDA技术是随着集成电路和计算机技术的飞速发展应运而生的一种高级、快速、有效的电子设计自动化工具。EDA工具是以计算机的硬件和软件为基本工作平台，集数据库、图形学、图论与拓扑逻辑、计算数学、优化理论等多学科最新成果研制的计算机辅助设计通用软件包。EDA是电子设计技术的发展趋势，是现代电子设计技术的核心。利用EDA工具可以代替设计者完成电子系统设计中的大部分工作。1在大二
10、的时候学过EDA技术，EDA仍然是以计算机为工具，我们可以在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作，因此EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度，现在也应用的非常广泛。1.2 VHDL语言的特点VHDL具有功能强大的语言结构，可以用简洁明确的源代码来描述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，最后可直接生成电路级描述。VHDL支持同步电路、异步电路和随机电路的设计，这是其他硬件描述语言所不能比拟的。VHD
11、L还支持各种设计方法，既支持自底向上的设计，又支持自顶向下的设计；既支持模块化设计，又支持层次化设计。因为VHDL已经成为IEEE标准所规范的硬件描述语言，目前大多数EDA工具几乎都支持VHDL，这为VHDL的进一步推广和广泛应用奠定了基础。在硬件电路设计过程中，主要的设计文件是用VHDL编写的源代码，因为VHDL易读和结构化，所以易于修改设计。VHDL具有多层次的设计描述功能，既可以描述系统级电路，又可以描述门级电路。而描述既可以采用行为描述、寄存器传输描述或结构描述，也可以采用三者混合的混合级描述VHDL是一种标准化的硬件描述语言，同一个设计描述可以被不同的工具所支持，使得设计描述的移植成
12、为可能VHDL采用基于库（Library）的设计方法，可以建立各种可再次利用的模块。这些模块可以预先设计或使用以前设计中的存档模块，将这些模块存放到库中，就可以在以后的设计中进行复用，可以使设计成果在设计人员之间进行交流和共享，减少硬件电路设计。21.3 设计的意义通过这次设计，了解了数字电路抢答器的组成原理，初步掌握了EDA软件的应用。同时通过本次设计，巩固已学的理论知识，建立起对数字电路的理论和实践的结合，了解多功能抢答器各单元电路之间的关系及相互影响，从而能正确利用EDA工具完成设计。本论文通过参考大量文献对抢答器的工作原理做了系统介绍，通过详细的调查和权威技术资料及相关情报的收集。另外
13、对于EDA技术也做了进一步的阐述。2 设计所用的芯片2.1 芯片EPM240T100C5N简介MAX II器件系列简介Altera公司最新的MAX II系列，有史以来成本最低的CPLD，结合了FPGA和CPLD的优点，充分利用了4输入LUT体系结构的性能和密度优势，并且具有性价比较高的非易失性特性。用户可以利用MAX II CPLD将大量控制逻辑集成在单个器件中，从而降低了系统成本。3MAX II器件系列是一种非易失性、即用性可编程逻辑系列，它采用了一种突破性的新型CPLD架构。这种新型架构的成本是原先MAX II器件的一半，功耗是其十分之一，密度是其四倍，性能却是其两倍。这些超级性能是在提供
14、了所有MAX系列CPLD先进特性的架构的基础上，根据Altera专家们的意见而重新采用基于查找表的架构而得到的。这种基于查找表的架构在最小的I/O焊盘约束的空间内提供了最多的逻辑容量。因此，MAX II CPLD是所有CPLD系列产品中成本最低、功耗最小和密度最高的器件。基于成本优化的0.18微米6层金属Flash工艺，MAX II器件系列具有CPLD所有的优点，例如非易失性、即用性、易用性和快速传输延时性。以满足通用性，低密度逻辑应用为目标，MAX II器件成为接口桥接、I/O扩展、器件配置和上电顺序等应用最理想的解决方案。除这些典型的CPLD应用之外，MAX II器件还能满足大量从前在FP
15、GA、ASSP和标准逻辑器件中实现的低密度可编程逻辑需求。MAX II器件提供的密度范围从240到2210个逻辑单元（LE），最多达272个用户I/O管脚。4主芯片采用ALTERA MAX II系列的EPM240T100C5N(相当于8650门CPLD，容量是以前的EPM7128的两倍，并且可以烧写至少10万次以上)。MAX II CPLD体系结构，在所有CPLD系列中单位I/O成本最低，功耗最低。MAX II运用了低功耗的工艺技术，和前一代MAX器件相比，成本降低了一半，功率降至十分之一，容量增加了四倍，性能增加了两倍。标准JTAG下载口，防反插设计。可接ByteBlasterII和USB-
16、Blaster下载电缆。开发板上提供的有源晶振频率为50MHz。电源部分采用外接电源和USB供电两种形式，并有电源控制开关。8个贴片LED灯，可显示一个字节的数据状态。4位一体7段数码管，8位拨码开关，1602字符液晶接口，88LED点阵，蜂鸣器，34矩阵键盘，一组模拟交通灯，复位按键，PS/2接口，1RS232串口，两组预留接口（U11/U12），I/O引出扩展口（提供给用户自定义各类功能）。EPM240T100C5N的芯片参数：宏单元数:192，输入/输出线数:80，传播延迟时间:5.9ns，整体时钟设定时间:2.7ns，频率:201.1MHz，电源电压范围:2.375V to 2.625
17、V, 3V to 3.6V，工作温度范围:0C to +85C ，针脚数:100，封装类型:TQFP，工作温度最低:0C，工作温度最高:85C，逻辑芯片功能:CPLD,逻辑芯片基本号:EPM240T，可编程逻辑类型:CPLD ，输入/输出接口标准:LVTTL, LVCMOS, PCI。2.2 74HC04N芯片介绍74HC04N是六反相器,高速CMOS器件，低功耗肖特基的TTL(LSTTL)电路，74HC04的外形和管脚排列，A是输入端，Y是输出端，1A对应1Y、2A对应2Y，依此类推。使用时把输入信号送到A，相应的输出端Y就会输出反相的电压信号。74HC04是CMOS 六反向器数字IC。双列
18、直插14脚。其突出优点是可在26V电压下工作，并且很适合在低压下工作，不象4000系列CMOS电路。虽可用于315V电源，但在5V以下的输出能力已大为减弱。这次我以2.3V为电源，试验74HC04，电路如图。当开关按下后，输出电平为H，电压达2V（输出电流2mA）。说明74HC04的输出能力远超过4000电路。经过约100s后输出由H变为L，为0V。说明74HC04电路同样也具备4000的高输入阻抗。极其适合CMOS电路应用。为了验证74HC04的耗电量，我将6个反相器的输入端全部接GND或Vcc，结果此时用100uA表已测不出耗电，说明耗电mmmmmmmmm=1111;-将选手号码用二进制输出end case;en = temp(7) AND temp(6) AND temp(5) AND temp(4) AND temp(3) AND temp(2) AND temp(1) AND temp(0) AND clr;end process;END a;（1.2） 锁存部分程序代码LIBRARY ieee;USE ieee.std_logic_1164.ALL;USE ieee.std
