《《单译码双译码》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《单译码双译码》PPT课件.ppt（48页珍藏版）》请在三一办公上搜索。
1、04/13/2007,人民邮电出版社,第6章 存储器的工作原理,04/13/2007,人民邮电出版社,存储器是用来存储程序和数据的，这些程序和数据统称为信息。目前，人类已经进入信息社会，如何得到、保存和使用信息非常重要。微型计算机的存储器可以分为两大类，即内存储器和外存储器。内存储器也称为主存，通过系统总线与CPU相连，用来存放正在执行的程序和处理的数据；外存储器需要通过专门的接口电路与主机相连，用来存放暂时不执行的程序和不处理的数据。存储器是计算机中的一类重要部件，实质上是一种记忆单元。可以将它看成由数以千万计的寄存器组成。每一个寄存器即存储器的一个单元，能存放一串二进制信息，一个单元称为存
2、储器的一个字。下面将详细地认识存储器。,第6章 存储器的工作原理,04/13/2007,人民邮电出版社,认识各种存储器 掌握内存储器的工作原理和地址译码 掌握存储器的组成方式和存储器的三级结构 掌握存储器的读周期和写周期对时序的要求 掌握存储器的分段管理 掌握存储器的分页管理,【学习目标】,04/13/2007,人民邮电出版社,6.1 存储器,构成存储器的材料主要有半导体与磁介质两种。半导体存储器又有双极型与MOS型两种类型。双极型半导体存储器的速度比MOS型半导体存储器快，而MOS型半导体存储器比双极型半导体存储器容量要大。磁介质存储器有很大的容量，但它的速度慢，常见的磁介质存储器有磁盘、磁
3、带等。最近，激光光盘存储器（DVD）开始应用，普通的VCD的存储容量可达到650MB大小，而DVD则可以达到10GB。,04/13/2007,人民邮电出版社,1内存储器与外存储器,通常将存储器划分为以下两种基本类型。内存储器：是计算机必不可缺少的组成部分，它用于存放正在被CPU使用的程序和数据。在计算机工作过程中，CPU不断地访问内存储器。外存储器：不直接参与计算机的运算，它用于存放CPU当前不使用的程序和数据，外存储器只能通过内存储器向CPU提供程序和数据。通常外存储器的容量远远大于内存储器。外存储器中的信息可以长期保存，不因存储器断电而丢失。,04/13/2007,人民邮电出版社,2可读写
4、存储器与只读存储器,在计算机工作过程中，即能读又能写的存储器叫做可读写存储器；只能读不能写的存储器叫做只读存储器，即ROM（Read Only Memory）。可读写存储器又称为随机存储器，即RAM（Random Access Memory）。通常，计算机的内存储器由RAM和ROM两部分组成。ROM中的程序和数据是事先存入的，在工作过程中不能改变，这种事先存入的信息不因断电而丢失，因此ROM常用来存放计算机监控程序、基本输入/输出程序等系统程序和数据。RAM中的信息断电就会消失，因此它主要用来存放应用程序和数据。最新的PDR内存条如图6-1所示:,图6-1 最新的DDR内存条,04/13/20
5、07,人民邮电出版社,3对存储器的访问,把对存储器的读/写操作称为访问。对ROM和RAM的访问都可以按地址直接进行，而和访问顺序的先后无关，即访问是随机的。和随机存取相对应的是按顺序存取。顺序存取有两种方式。一种是按先进先出的次序进行存取的。读信息的次序与写入时的次序相同，这种存储器称为排队存储器。一种是按后进先出的次序进行存取的。读信息的次序与写入时的次序正好相反，这种存储器称为堆栈存储器。,04/13/2007,人民邮电出版社,4常用外存储器,图6-4 硬磁盘存储器（简称硬盘）,图6-2 CD-ROM光盘存储器,图6-3 高速CF卡,04/13/2007,人民邮电出版社,6.2 内存储器的
6、工作原理与地址译码,内存储器按照其工作原理可分为：静态存储器；动态存储器。二者的工作原理不相同，外围电路的结构也不相同，本节将分别进行介绍。根据存储单元的多少和组成模式，可以有两种译码方式，这也是存储器的内部结构的一部分。,04/13/2007,人民邮电出版社,1内存储器的工作原理,（1）静态存储器 静态存储单元是一个双稳态触发器，每个触发器可以储存一个二进制位，两个稳态分别用0或1表示。静态RAM的基本存储电路通常由6个MOS管组成，如图6-5所示是一个六管静态RAM存储电路的内部组成。,图6-5 六管静态存储单元,04/13/2007,人民邮电出版社,（2）动态存储器 动态存储器把信息存放
7、在场效应管（三极管）的结电容上，结电容上有电荷与无电荷两种状态分别用1或0表示。由于结电容的内部漏电效应，结电容上的信息会随时间逐渐消失。器件一旦做成，信息消失所需的时间也就确定了。只要在适当的时间间隔内对结电容信息进行重写，就能长期保持结电容信息有效，这个过程称为动态存储器的刷新。刷新操作实际上就是把存储器的内容读出、再放大。由于不作信息转移，这个过程所需的时间远远小于系统总线周期，而且功耗很低。现代存储器芯片本身带有片内自动刷新电路，每次以数百个单元同时刷新。使用这类芯片时无需考虑刷新问题，与静态存储器的用法一样简单。,04/13/2007,人民邮电出版社,动态存储单元有四管、三管和单管等
8、类型。现在以四管动态存储单元说明其存储原理。如图6-6所示是四管动态存储单元的结构示意图。,图6-6 四管动态存储单元,04/13/2007,人民邮电出版社,地址译码有两种结构。单译码结构，或称字结构，适用于小容量的存储器。双译码结构，或称复合译码结构，适用于大容量的存储器。下面分别介绍这两种译码方式。,2地址译码,04/13/2007,人民邮电出版社,（1）单译码结构 如图6-7(下页)所示的是一种单译码结构的存储器，它是一个16字8位的存储器，共有128个基本电路。在该电路中，使用字线选择某个字的所有位。在存储器中，把128个基本电路排成16行8列，每一行对应一个字，每一列对应其中的一位。
9、所以，每一行（8个基本电路）的选择线是公共的；每一列（16个电路）的数据线也是公共的。存储电路可采用上述的六管静态存储电路或四管动态存储电路。数据线通过读/写控制电路与数据输入（即写入）端或数据输出（即读出）端相连，根据读/写控制信号，对被选中的单元进行读出或写入操作。存储器包含16个字，而地址译码器有4根输入线A0、A1、A2、A3，可以给出24=16个状态，分别控制16个字选择线。若地址信号为0000，则选中第一条字线；若为1111，则选中第16条字线。,04/13/2007,人民邮电出版社,图6-7 单译码结构存储器,04/13/2007,人民邮电出版社,（2）双译码结构 采用双译码结构
10、可以减少选择线的数目。在双译码结构中，地址译码器分成两个。若每一个有N/2个输入端，可以有2N/2个输出状态，地址译码器就共有2 N/2+2 N/2=2 N个输出状态，而译码器输出线却只需要2N/2+2N/2=2N根。若N=10，双译码器的输出状态为210=1024个，而译码线只需2*32=64根，但在单译码结构中却需要1024根选择线。双译码结构的电路如图6-8所示。其中的存储器电路可采用六管静态存储电路或四管动态存储电路。,04/13/2007,人民邮电出版社,图6-8 双译码结构存储器,04/13/2007,人民邮电出版社,1024个字排成3232的矩阵，需要10根地址线A0A9。将这1
11、0根地址线分为两组，A0A4输入至X译码器，它输出32条选择线分别选择132行；A5A9输入至Y译码器，它也输出32条选择线，分别选择132列控制线的位线控制门。若输入地址为0000000000，X方向由A0A4译码选中了第一行，则X0为高电平，可以控制（0，1）、（0，2）、（0，31），32个存储电路分别与各自的位线相连，但能否与输入/输出线相连，还要受各列的位线控制门控制。在A5A9全为0时，Y0输出为1，选中第一列，第一列的位线控制门打开。故双向译码的结果选中了（0，0）这一电路。要点提示:在双译码结构中，一条X方向的选择线要控制挂在其上的所有存储电路（如在10241中要控制32个电路
12、），故其要带的电容负载很大，因此译码输出需要经过驱动器。,04/13/2007,人民邮电出版社,6.3 微型计算机内存储器的组成,内存储器要与CPU进行数据通信，其存储结构必须满足CPU对不同字节访问的要求，同时还要提高CPU对数据和程序的访问速度。系统中设置了三级内存结构。132位存储器的组成与多字节访问 由于32位存储器要保持与8086等微处理器兼容，这就要求在进行存储器系统的设计时必须满足对单字节、双字节、4字节及8字节（即8位、16位、32位及64位）等不同数据的访问。以80486为例：一般设计时，单字节数据（8位）的地址可以是任意地址（即奇地址或偶地址）；双字节数据（16位）常以偶地
13、址作为低8位数据地址，也就是该16位数据的地址；4字节数据（32位）常以低2位的地址作为低8位数据地址，也就是该32位数据的地址。为了实现对8位、16位和32位数据的访问，80486微处理器设有4个引脚，以控制对不同数据的访问。由CPU根据指令的类型产生，即指令为8位、16位还是32位。,04/13/2007,人民邮电出版社,在8位/16位数据传送中，当微处理器写入高字节或高16位数据时，该数据将在低字节或低16位线上重复输出。其目的是为了加快数据传送的速度。但是，是否能够写入低字节或低16位单元，则由相应的决定。80486微处理器设有32位地址，直接输出A31A2，低2位（A1A0）由内部编
14、码产生，以选择不同的字节。这样，在进行存储器设计时通常把主存储器设计为4个存储体，分别存放32位数据的不同字节，每个存储体的8位数据依次并行连接到系统数据线D31D0上。每个存储体的15位地址A14A0接CPU的地址线A16A2，片选信号由高位地址的译码结果和相与后产生。一旦地址确定，A31A2确定4个存储体中的相同地址单元，决定某一个或某几个字节单元被选中，然后可以对选中的单元同时进行读/写操作。,04/13/2007,人民邮电出版社,每一个存储体的8位数据线并行连接到外部数据总线D31D0的某连续8条上，可以方便地实现32位数据的读/写操作。但是对于8位/16位存储体读写时，或者对8位/1
15、6位I/O端口读写时，上述的连接方式难以实现连续地址的读写。因为存储器内部是32位数据总线，而外部是8位/16位数据总线。例如，在连接外部8位I/O端口时，若直接使用A15A2寻址，这样各端口地址相差4，而且不连续，势必造成会地址空间的浪费。如果外部I/O端口不多，则这种方式简单可行；当外部I/O端口较多时，会出现地址不够用的情况，其主要原因是忽略了低位地址A1A0。为了使外部地址端口连续，一方面需要使用，另一方面需要在内部32位数据总线与外部8位数据总线之间增加转换控制电路。,04/13/2007,人民邮电出版社,2内存储器的多级结构在计算机系统中，CPU不能直接到外存中读取信息，只能到内存
16、中去取，而内、外存之间可以相互传递信息和数据。也就是说，要等到将信息从磁盘（外存）值送到内存中以后，CPU才能将其调入进行处理；然后再通过内存转放回外存。但是，由于受到元器件物理机制上的限制，内外存之间的信息传送速度很慢，不足以满足CPU处理数据的速度。为解决这个问题，提高系统的并行性和利用率，消除数据在传递中的速度差，在系统中设置了多级存储器结构。其应用是建立在程序运行的局部性原理之上的。,04/13/2007,人民邮电出版社,要点提示:程序运行的局部性原理有下面几个方面。（1）时间方面：在一小段时间内，最近被访问过的程序和数据很可能再次被访问。（2）空间方面：最近被访问过的程序和数据往往集
17、中在一小片存储区域中。（3）指令执行顺序方面：指令顺序执行比转移执行的可能性要大。,04/13/2007,人民邮电出版社,目前SRAM的速度高于DRAM，但是由于SRAM电路复杂，相对集成度没有DRAM高，且价格较高，因此，全部使用SRAM作为主存储器，势必会降低系统的性价比。另一方面，CPU直接在一个大容量的主存储器中运行程序和处理数据时，也会因为长地址译码和大功率驱动而影响使用效果。因此，近年来人们把Cache技术引入微型计算机。也就是说，主存由大容量的DRAM芯片构成，在主存与CPU之间使用一个由SRAM构成的容量较小的高速缓冲存储器，于是形成了如图6-9所示的多级存储结构。,04/13
18、/2007,人民邮电出版社,图6-9 存储器的多级存储结构,04/13/2007,人民邮电出版社,外存储器也就是辅助存储器，它相当于一个大仓库，用来存放暂时不处理或需要长期保存的程序和数据。对于具有虚拟存储器管理的微处理器，则由外存提供虚拟存储器空间。在主存中，高地址部分常使用ROM存储器，其中放置如系统自检等不允许用户改动且开机后自动执行的系统程序。在主存中绝大部分使用DRAM，以适应用户的随机读写。另外，利用MOS静态存储器的极低功耗的特点发展起来的CMOS存储器，可以在系统中存放系统软硬件配置参数、用户口令以及操作员口令等系统信息，使系统配置及更改更加灵活。CMOS存储器的功耗极低，只要
19、使用一块钮扣电池，就能保证在长时间不开机的情况下，CMOS中的配置信息也不会丢失。动手练习:简述对存储器多级结构的理解。,04/13/2007,人民邮电出版社,6.4 存储器的分段、分页管理,1存储器的分段管理 大部分32位CPU都有32条地址线，可以直接给出232=4G个地址编码，即可以直接访问的存储单元数目最多为4G，这4G称作物理空间，相应的存储器称作物理存储器，通常称作内存或主存。任何软件在运行时，必须先把程序以及要处理的数据送入到内存中。程序中的指令与数据之间具有逻辑独立性，而且程序中的各子程序之间也有逻辑独立性，我们称逻辑相对独立的程序块为程序段。程序进入内存时，各程序段要求占据独
20、立的内存空间。因此，现代计算机系统把物理空间分成相对独立的许多内存段，每个内存段放置一个程序段。至此内存段和程序段统称为段。,04/13/2007,人民邮电出版社,一个程序拥有多个段，不同的程序段占用不完全相同的几个内存段。管理整个系统所需的信息放置在属于系统所有的段中。这就是内存分段管理的基本思想。内存分段管理后，系统必须知道每个段的必要信息才能完善地管理各段，这些信息包括：段在物理空间的起始地址 段的大小 段是数据型、程序型还是系统管理信息,04/13/2007,人民邮电出版社,32位机把每个段的段信息放入一个数据结构中，称作段的描述符。又把所有的描述符分类，组成4个顺序排列的表，称作描述
21、符表。每个描述符表都放在内存中备用。显然每个描述符表占据的物理空间也形成一个段，也有自己的描述符，把它称作描述符表描述符。由此可以得知，当访问某个程序中的一个信息时，需要分以下5个步骤。从描述符表描述符中找到内存中的描述符表。从描述符表中找到相应的描述符。从描述符中找到段的位置。从段中找到信息所在的物理地址。访问该物理地址。,04/13/2007,人民邮电出版社,2存储器的分页管理 分页管理是把线性地址空间和物理地址空间分别划分为大小相同的块，这样的块称之为页。通过在线性地址空间的页与物理地址空间的页之间建立的映射，实现线性地址到物理地址的转换。线性地址空间的页与物理地址空间的页之间的映射可根
22、据需要确定和改变。线性地址空间的任何一页可以映射为物理地址空间中的任何一页。采用分页管理机制实现线性地址到物理地址转换的主要目的是便于实现虚拟存储器。段的大小可变，而页的大小是相等并固定的，每页的大小为4KB。,04/13/2007,人民邮电出版社,分页管理的基本思想类似于用稿纸写作。稿纸上的每页的格子数目是一样的，要写上的内容也以相同的字数分开，无论一句话是否写完，一页写满后必须换到下一页继续写。虽然“页”把“话”的逻辑打乱了，但给“页”编码后，“话”的逻辑就接上了。这就好比“内存页”是页框，“内容页”是裁成大小相等的“像片”，叫做像页。显然，任一个像页都能恰好放入任一个页框中。只要按像页的
23、顺序记录好相应页框，就可以一个页框一个页框地执行程序，实现程序的逻辑连续。当一个像页执行完后，可以收回页框，再装入新的页。针对分段管理存在的问题，分页管理可以进行如下处理。,04/13/2007,人民邮电出版社,先把程序的前几页调入到内存的N个页中。开始运行时，不断回收用过的页，并调入准备运行的页。这样无论一个段有多大，只需要N个页就可以顺利运行。内存中没有不属于某个页的单元，所以没有小于一个页的空间，即没有“碎片”。每个程序不足一页的部分所造成的内存浪费，在统计意义上为1/2页，而且仅在调入此不满页时暂时造成浪费。不运行的页不调入内存，避免了不运行的程序占用内存的情况。虽然分页管理可以弥补分
24、段管理的不足，但是分页管理也是要花费代价的，主要有两方面。要占用内存的存放内存页与内容页的对应表。需要花费时间去决定内存中的哪个页应该回收，哪个页应该被调入内存。,04/13/2007,人民邮电出版社,6.5 实训,【实验目的】（1）掌握分支、循环、子程序调用等基本的程序结构。（2）学习综合程序的设计、编制及调试。【实验内容】在数据区中存放着一组数(任意指定)，数据的个数就是数据缓冲区的长度，要求用气泡法对该数据区中数据按递增关系排序。【实验要求】能够将内存中存储的一组数按递增排序。【实验设备】个人计算机。,04/13/2007,人民邮电出版社,【实验说明】（1）设计思想从最后一个数（或第一个
25、数）开始，依次把相邻的两个数进行比较，即第N个数与第N-1个数比较，第N-1个数与第N-2个数比较等；若第N-1个数大于第N个数，则两者交换，否则不交换，直到N个数的相邻两个数都比较完为止。此时，N个数中的最小数将被排在N个数的最前列。对剩下的N-1个数重复上一步，找到N-1个数中的最小数。重复第二步，直到N个数排序好为止。,04/13/2007,人民邮电出版社,（2）学生成绩名次表设分数为1100之间的30个成绩保存在数据段偏移量为3000H开始的单元中，3000H+i表示学号为i的学生成绩(i从0开始)。编写程序使其在偏移量为3100H开始的区域排出名次表，3100H+i为学号i的学生名次
26、。（3）实验程序DATA SEGMENT TAB DB 8095554 N=$-TAB OK DB 0DH,0AH,OK!$DATA ENDSSTACK SEGMENT STA DB 20 DUP(?),04/13/2007,人民邮电出版社,TOP EQU LENGTH STASTACKENDSCODE SEGMENT ASSUME CS:CODE,DS:DATA,SS:STACKSTAR:MOV AX,DATA MOV DS,AX;初始化数据段 MOVAX,STACK MOV SS,AX MOVAX,TOP MOV SP,AX CALL ARRAYDO:MOV AH,4CH INT 21H;
27、返回DOS,04/13/2007,人民邮电出版社,ARRAY PROC NEAR PUSH AX PUSH BX PUSH CX PUSH DX MOV DL,N-1;置外循环次数 MOV DH,1;设有交换标志 XOR BX,BX UPPER:OR DH,DH JZ DISP;无交换,已排好序,退出 MOV DH,0;无交换 MOV CX,N-1 SUB CX,BX;CX=CX-I内循环次数,04/13/2007,人民邮电出版社,MOV SI,0;指向表首INNER:MOV AL,TABSI;字符送AL INC SI;指向下个字符 CMP AL,TABSI;比较表中相邻字符 JBE DON;
28、小于 XCHG AL,TABSI;否则交换,大字符下 MOV TABSI-1,AL;小字符上浮 MOV DH,1;有交换,DH=1 DON:LOOP INNER;内循环结束?CX-1 INC BX;一次内循环完成,加1 DEC DL;外循环次数减1 CMP DL,0 JNZ UPPER;外循环次数非零,继续,04/13/2007,人民邮电出版社,DISP:MOV DX,OFFSET TAB MOV AH,09H INT 21H;显示排好序的字符 POP DX POP CX POP BX POP AX RETARRAY ENDP CODE ENDS END STAR【实验思考】在本实验中用到了哪
29、些内存管理的思想？,04/13/2007,人民邮电出版社,6.6 小结,本章首先介绍了存储器的概念及其分类，并介绍了内存储器、硬盘存储器和光盘存储器，接着介绍了采用32位CPU的微型计算机系统的内存结构和典型的内存设计模式，这部分的内容较难理解，不要求掌握，只要对此有所了解就可以了。半导体存储器的性能指标是选择存储器的主要依据，所以又介绍了几个选择存储器需要注意的问题，以及有关内存储器的工作原理和地址译码的内容，其中包括静态存储器和动态存储器的工作原理，单译码结构和双译码结构，然后介绍了微型计算机存储器的组成和存储器的多级结构以及有关存储器的工作时序。最后是本章的重点内容，分段管理和分页管理，
30、介绍了分段管理和分页管理的基本思想、工作过程及段间保护和页间保护的实现方法。,04/13/2007,人民邮电出版社,学习完本章之后，应达到以下要求:知道存储器的概念及其分类。了解CPU的内存结构和内存设计模式，掌握半导体存储器的性能指标。了解内存储器的工作原理和存储器的地址译码。掌握存储器在微型计算机中的组成和存储器的多 级结构。理解分段管理和分页管理的基本思想。理解分段管理和分页管理的过程和线性地址转换成物理地址的过程。,04/13/2007,人民邮电出版社,6.7 习题,一、单选题 1存储单元是指()。A存放一个二进制信息位的存储元 B存放一个机器字的所有存储元集合 C存放一个字节的所有存
31、储元集合 D存放两个字节的所有存储元集合 2计算机系统中的存储器系统是指()。ARAM存储器 BROM存储器 C主存储器 D主存储器和外存储器 3主存储器和CPU之间增加Cache的目的是()。A解决CPU和主存之间的速度匹配问题 B扩大主存储器容量 C扩大CPU中通用寄存器的数量 D既扩大主存储器容量，又扩大CPU中通用寄存器的数量,04/13/2007,人民邮电出版社,4存储器是计算机系统的记忆设备，它主要用来()。A存放数据B存放程序C存放数据和程序D存放微程序5采用虚拟存储器的主要目的是()。A提高主存储器的存取速度B扩大主存储器的存储空间，并能进行自动管理和调度C提高外存储器的存取速
32、度D扩大外存储器的存储空间6()的读写选择线分开，并且要另加刷新电路。这样，存储器和外加电路的连接增加了，外加电路本身也增加了。A四管动态RAM B单管动态RAMC三管动态RAM D静态RAM,04/13/2007,人民邮电出版社,7段是用户定义的虚拟地址空间的一部分。段的长度是()。A可变的 B不可变，长为4K C不可变，长为4MD不可变，长为4G8每个段由3个参数进行定义，其中不是段的参数的是()。A段基址B线性地址C段界限D段属性9通过在线性地址空间的页与物理地址空间的页之间建立的映射，分页管理实现()的转换。A物理地址到线性地址B逻辑地址到线性地址C线性地址到物理地址D线性地址到逻辑地
33、址,04/13/2007,人民邮电出版社,二、判断题1外存储器直接参与计算机的运算，它用于存放CPU当前不使用的程序和数据。（）2对存储器的读/写称为访问。对ROM和RAM的访问都可以按地址直接进行，而和访问顺序的先后无关，即访问是随机的。（）3存储器从接收到地址到完成读出或者写入数据的时间称为存取周期。（）4地址译码有两种方式：一种是单译码方式或称字结构，适用于小容量的存储器；另一种是双译码方式或称复合译码结构。（）5主存由大容量的DRAM芯片构成，在主存与CPU之间使用一个由SRAM构成的容量较大的高速缓冲存储器，形成多级存储结构。（）,04/13/2007,人民邮电出版社,6在段式存储系
34、统中，可按程序本身的内在逻辑关系将用户程序划分成若干个段。（）7保护级是给段赋予一个保护权限数，权限大的段可访问权限小的段内信息，反之就是非法行为。（）8段描述符包括如下3个参数：段基址、段界限和段属性。段描述符可分为存储段描述符、系统段描述符、门描述符（控制描述符）3类。（）9由描述符组成的线性表称为描述符表。在80486中有3种类型的描述符表：全局描述符表GDT、局部描述符表LDT和中断描述符表IDT。（）10在分段的情况下，用户使用的地址是逻辑地址，即一个16位的段偏移量和一个32位的段选择符。（）,04/13/2007,人民邮电出版社,11特权级的段中的数据只能由同级或高级特权中运行的
35、程序使用；某一特权级的代码段或过程只能由同级或低特权级中运行的程序调用。（）12分段管理是把线性地址空间和物理地址空间分别划分为大小相同的块，这样的块称之为段，每段的大小为4KB。（）13线性地址空间的页到物理地址空间的页之间的映射用表来描述，叫做页映射表。（）14分页机制只区分两种特权级：特权级0、1和2统称为系统特权级；特权级3称为用户特权级。（）15由分页机制支持的页级保护在由分段机制支持的段级保护之后起作用。（）,04/13/2007,人民邮电出版社,三、思考题1半导体随机存储器RAM与只读存储器ROM有何区别？它们各有哪几种类型？2简述存储器的主要性能指标及目前采用较多的三级存储结构。3简述地址译码的两种方式，并指出它们在基本原理和适用场合上的区别。4简述分段管理的基本思想及进行段间保护的必要性。5为什么要提出分页管理？分页管理与分段管理的区别是什么？它解决了分段管理中的什么问题？,
