《S3C2410中文手册第7章.docx》由会员分享，可在线阅读，更多相关《S3C2410中文手册第7章.docx（16页珍藏版）》请在三一办公上搜索。
1、第七章时钟和功率管理概述时钟和功率管理模块由三部分组成：时钟控制，USB控制和功率控制。S3C2410A的时钟控制逻辑能够产生系统所需要的时钟，包括CPU的FCLK，AHB总线接口的HCLK，和APB总线接口的PCLK。S3C2410A有两个 PLL，一个用于FCLK,HCLK,PCLK，另一个用于USB模块（48MHZ）。时钟控制 逻辑能够由软件控制不将PLL连接到各接口模块以降低处理器时钟频率，从而降 低功耗。S3C2410A有各种针对不同任务提供的最佳功率管理策略，功率管理模块能够 使系统工作在如下4种模式：正常模式，低速模式，空闲模式和掉电模式。正常模式：功率管理模块向CPU和所有外设
2、提供时钟。这种模式下，当所有 外设都开启时，系统功耗将达到最大。用户可以通过软件控制各种外设的开关。例 如，如果不需要定时器，用户可以将定时器时钟断开以降低功耗。低速模式：没有PLL的模式。与正常模式不同，低速模式直接使用外部时钟 （XTIpll或者EXTCLK）作为FCLK，这种模式下，功耗仅由外部时钟决定。空闲模式：功率管理模块仅关掉FCLK，而继续提供时钟给其他外设。空闲 模式可以减少由于CPU核心产生的功耗。任何中断请求都可以将CPU从中断模式 唤醒。掉电模式：功率管理模块断开内部电源。因此CPU和除唤醒逻辑单元以外的 外设都不会产生功耗。要执行掉电模式需要有两个独立的电源，其中一个给
3、唤醒逻 辑单元供电，另一个给包括CPU在内的其他模块供电。在掉电模式下，第二个电 源将被关掉。掉电模式可以由外部中断EINT15:0或RTC唤醒。功能描述时钟结构图7-1描述了时钟架构的方块图。主时钟源由一个外部晶振或者外部时钟产 生。时钟发生器包括连接到一个外部晶振的振荡器和两个PLL（MPLL和UPLL） 用于产生系统所需的高频时钟。时钟源选择表7-1描述了模式控制引脚（OM3和OM2）和选择时钟源之间的对应关系。 OM3:2的状态由OM3和OM2引脚的状态在nRESET的上升沿锁存得到。Table 7-1, Clock Source Selection at Boot-UpMode OM
4、3:2MPLL StateUPLL StateMain Clock sourceUSB Clock Source00OnOnCrystalCrystal01OnOnCrystalEXTCLK10OnOnEXTCLKCrystal11OnOnEXTCLKEXTCLK注意：1、尽管MPLL在系统复位的时候就开始产生，但是只有有效的设置号MPLLCON寄存器后才能用于系统时钟。在此之前，外部时钟将直接作为系统时 钟。即使不需要改变MPLLCON寄存器的初值，也必须将同样的值写入寄存器。2、当OM1:0为11时，OM3:2用于决定一种测试模式。DeviceFigure 7-1. Clock Gener
5、ator Block DiagrnnP5:DM7:0C-ontrnlSignalUSB Host UFNand Flash CarrtrollerKm USE1 一H七财CLKCNTLMPLLCLK uplCclk HCU i wi ju、 wai ivi vi iwii in w i v vri iviwai ii v iThe setting value can also be valid after 1.5 HCLK. Only, 1HCLK can validate the value of CLKDIVN register changed from Default (1:1:1) t
6、o other Divide Ratio (1:1:2, 1:2:2, 1:2:4 and 1:4:4)CLKDIVN 0x00000000 X 0x00000001(1:1:2) X 0x00000003(1:2:4) 火 OxOOOOOPtjo (1:1:1)hclkI| | _TL_rLpc* JLTLTLTljIIIjLI j I H_； 1 HCLK： 1.5 HCLK； 1.5 HCLKFigure 7-6. Changing CLKDIVN Register Value注意：1、HCLK和PCLK不应该超过某一限制2、如果HDIVN=1, CPU总线模式将通过一下指令从快速模式切
7、换到异步模式：MMU_SetAsyncBusModemrc p15,0,r0,c1,c0,0orr r0,r0,#R1_nF:OR:R1_iAmcr p15,0,r0,c1,c0,0如果HDIVN=1并且CPU总线模式是快速模式，CPU将以HCLK进行运行，这 一特性可以用于将CPU频率减半而不影响HCLK和PCLK。功率管理在S3C2410中，功率功率模块通过软件控制系统时钟来达到降低功耗的目的。这些策略牵涉到PLL，时钟控制逻辑和唤醒信号。图7-7显示了 S3C2410的时钟分 配。S3C2410有4种功耗模式。各种模式之间的转换并不是完全自由的，图7-8描 述了各种模式之间的转换关系。正
8、常模式正常模式下，所有的外设和基本的功能模块，包括功率管理模块，CPU核心， 总线控制器，存储控制器，中断控制器，DMA和外部控制器都可以完全操作。但 是除了基本的模块之外，其他模块都可以通过关闭其时钟的方法来降低功耗。空闲模式空闲模式下，除了总线控制器、存储控制器、中断控制器、功率管理模块以外 的CPU时钟都被停止。EINT23:0、RTC中断或者其他中断都可以将CPU从空闲 模式下唤醒。IDLE BF=1Figure 7-8. Power Management State DiagramTable 7-2. Clock and Power State in Each Power MadeM
9、odeARM920TAHB Modules /WDTPowerManagementGPIO32.7G8kHzRTC clockAPB Modules & USBH/LCD/NANDNIORMAL0O0SELJSELIDLEXO0SELC：SLOW0O0SELC：POWER_OFFOFFOFFWait for wakeup eventPrevious stateoOFF低速模式低速模式通过降低FCLK和关闭PLL来实现降低功耗。此时FCLK是外部时钟 (XTIpll or EXTCLK) 的 n 分频。分频数由 CLKSLOW 寄存器的 SLOW_VAL 和 CLKDIVN寄存器决定。在低速模式
10、下，PLL是关闭的。当用户需要从低速模式切换到正常模式时， PLL需要一个时钟稳定时间(PLL锁定时间)。PLL稳定时间是由内部逻辑自动插入 的，大概需要150us，在这段时间内，FCLK还是使用低速模式下的时钟。用户可以在PLL开的情况下通过改变CLKSLOW寄存器的SLOW_BIT位使能 低速模式来改变频率。在低速模式下，FCLK为外部时钟的分频。如图7-9.Table 7-3. CLKSLOW and CLKDIVN Register Settings for SLOW ClockSLOW_VALFCLKHCLKPCLKUCLK1/1 Option (HDIVN = 0)1/2 Opti
11、on (HDIV|N = 1)1/1 Option (PDIVN = 0)1/2 Option (PDIVN = 1)r000EXTCLK orXTIpll / 1EXTCLK orXTIpll /1EXTCLK orXTIpll / 2HCLKHCLK/248 MHz0 0 1EXTCLK or XTIpll / 2EXTCLK orXTIpll / 2EXTCLK or XTIpll / 4HCLKHCLK/248 MHz0 1 0EXTCLK orXTIpll /4EXTCLK or XTIpll/4EXTCLK or XTIpll / 8HCLKHCLK/248 MHz0 1 1EXT
12、CLK orXTIpll / 6EXTCLK or XTIpll / 6EXTCLK or XTIpll /12HCLKHCLK/248 MHz1 0 0EXTCLK or XTIpll / 8EXTCLK orXTIpll / 8EXTCLK or XTIpll/16HCLKHCLK/248 MHz1 0 1EXTCLK or XTIpll! 10EXTCLK orXTIpll /10EXTCLK or XTIpll / 20HCLKHCLK ./ 248 MHz1 1 0EXTCLK or XTIpll /12EXTCLK orXTIpll/12EXTCLK orXTIpll / 24HC
13、LKHCLK/248 MHz1 11EXTCLK orXTIpll /14EXTCLK orXTIpll / 14EXTCLK or XTIpll / 28HCLKHCLK ./ 248 MHzHCLK和PCLK比例同正常模式In Gl CA/ mcrla PI I will ha ti irnad tn raHi ipa the PI I nnwar rnnei imntinn KA/han 出 a PI I ic ti irnad nff in th aSLOW_BIT厂 Slow mode enable 七 Slow mode disableMPLL_OFFFCLK JUUUUUU u
14、u u u yuuuuuu T Divided external clock T It charges to PLL clockafter slow mode offFigure 7-9. Issuing Exit_from_Slow_mode Command in PLL on State如果在PLL锁定时间之后切换到正常模式，FCLK将会在低速模式一失效就改 变，如图7-10.Software lock timeSLOW_BITy Slow mode enable Slow mode disable MPLL_OFF厂 PLL offPLL onFCLKDivided OSC clock
15、It changes to PLL cloctr after slow mode off如果低速模式失效和PLL同时打开，则需要等待PLL锁定后FCLK才会改变， 锁定期间FLCK停止。如图7-11.Hardware lock time厂 PLL off PLL onMWDividedOSC clock1nIt changes to PLL clock after lock time automaticallySLOW_BITSlow mode enablep Slow mode disableMPLL_OFFFCLKFigure 7-11. Issuing Exit_from_Slow_mo
16、de Command and the Instant PLL_on Command Simultanec掉电模式功率管理模块断开内部电源。因此CPU和除唤醒逻辑单元以外的外设都不会 产生功耗。要执行掉电模式需要有两个独立的电源，其中一个给唤醒逻辑单元供 电，另一个给包括CPU在内的其他模块供电。在掉电模式下，第二个电源将被关 掉。掉电模式可以由外部中断EINT15:0或RTC中断。进入掉电模式的过程1、设置GPIO配置2、在INTMSK寄存器中屏蔽所有中断。3、配置适当的唤醒源，包括RTC报警。为了是SRCPND和EINTPEND位置 位，唤醒源相关的EINTMASK位不必被屏蔽，尽管一个唤醒
17、源被指定而且 EINTMASK相关位被屏蔽，唤醒还是会发生，SRCPND和EINTPEND位也 不会置位。4、设置 USB 为中止模式。(MISCCR13:12=11b)5、将一些有用的值存入 GSTATUS3,4，这些寄存器在掉电模式下是被保持 的。6、通过MISCCR1:0将数据总线D31:0的上拉电阻配置成开。如果有外部总 线保持器，如74LVCH162245，关掉上拉电阻，否则打开上拉电阻。7、通过清除LCDCON1.ENVID位停止LCD。8、读取rREFRESH和rCLKCON寄存器，并填入TLB。9、通过设置REFRESH22=1b使SDRAM进入自动刷新模式。10、等待SDRA
18、M自动刷新生效。11、通过设置MISCCR19:17=111B使SDRAM信号在掉电模式期间被保 护起来(SCLK0,SCLK1,SCKE)。12、置位CLKCON寄存器的掉电模式位。从掉电模式唤醒的过程1、某个唤醒源生效将产生一个内部复位信号。复位时间由一个内部16位计数器决定，此计数器的时钟是tRST=(65535/XTAL_frequency)。2、查询GSTATUS2位看从掉电模式唤醒是否产生了一个POWER-UP。3、通过将MISCCR19:17设置为000b，释放SDRAM信号保护。4、配置SDRAM控制器。5、等待SDRAM自我刷新完毕。大部分SDRAM 需要refresh cy
19、cle of all SDRAM row。6、GSTATUS3，4的信息可以被用户使用，因为 GSTATUS3，4的值已经 在掉电模式下被保存了。7、对于 EINT3:0,检查 SRCPND 寄存器；对于 EINT15:4，检查 EINTPND 寄存器；对于RTC报警唤醒，检查RTC时间，因为在唤醒时SRCPND 寄存器的RTC位不被置位；如果在掉电模式期间有nBATT-FLT assertion，SRCPND寄存器的相关位被置位。掉电模式的引脚状态Pin TypePin ExamplePin States in Power_OFF ModeGPIO output pinGPBO: outpu
20、tOutput ( GPIO data register value is used.)GPIO input pinGPBO: inputInputGPIO bi-directional pinGPG6:SPIMOSIInputFunction output pinnGCSOOutput (the last output level is held )Function input pinWAITInputVDDi和VDDiarm功率控制掉电模式下，只有VDDi和VDDiarm被关闭，这由PWREN引脚控制。如果PWREN信号有效(H)，VDDi和VDDiarm由外部电压供电；如果PWREN 信
21、号无效(L)，VDDi和VDDiarm关闭。注：除VDDi, VDDiarm, VDDi_MPLL and VDDi_UPLL外的所有电源必须继续 供电。1.8V/2.0V RegulatorExternal llnlerrupt3.3V PowerV 口星 vfli唤醒信号EINT15:0只有如下条件下S3C2410才会被才掉电模式唤醒：a）电平信号或者边沿信号出现在EINTn输入引脚且被确认。b）EINTn输入引脚被配置成外部中断。c）nBATT-FLT位为高电平。一旦唤醒后，相应的EINTn引脚将不再用于唤醒，即此引脚又可以重新作为一 个外部中断源使用。进入空闲模式如果CLKCON被置位
22、，S3C2410将在一段延时（直到功率控制模块从CPU接 收到ACK信号）后进入空闲模式。开关PLLPLL只能在低速模式下被关闭，如果在其他模式下被关闭，MCU操作将无法保 证正确。当处理器从低速模式切换到其他模式时，SLOW_BIT必须清零，以在PLL稳定 后切换到其他模式。掉电模式下数据总线的上拉电阻在掉电模式下，数据总线处于高阻态。但是由于IO 口的特性，数据总线的上拉电阻必须被打开以降低掉电模式下的 功耗。上拉电阻开关由GPIO控制寄存器MISCCR控制。然而如果有外部的总线 保持器，如74LVCH162245，则可以关掉上拉电阻以降低功耗。掉电模式下输出口状态在掉电模式下输出口应该处
23、于一个适当的电平以使电流消耗最小化。如果输出 引脚上没有负载，最好设置为高电平。如果设置为低电平，内部寄生电阻将会消耗 电流，如果设置为低电平则不会消耗电流。将输出口设置位高电平将降低电流消 耗。电源错误信号nBATT_FLTnBATT_FLT有如下两个功能：一非掉电模式下，nBATT_FLT将产生中断请求，低电平触发。一掉电模式下，nBATT_FLT的低电平将会禁止从掉电模式下唤醒，所以任何 唤醒源会被屏蔽，这能保护电量低引起的系统故障。掉电模式下的ADCADCCON寄存器中有一个额外的掉电位，如果S3C2410进入掉电模式，ADC 将进入自己的POWERDOWN模式。SW work-aro
24、undRTC_ALARM唤醒后，SRCPND寄存器的RTC判断位不被置位，因此唤醒后 必须检查报警日期。时钟发生器和功率功率模块SFR 锁定计数器寄存器(LOCKTIME)RegisterAddressR/WDescriptionReset ValueLOCKTIMEQx4COOOOOOR/WPLL lock time count registerOxOOFFFFFFLOCKTIMEBitDescriptionInitial StateU_LTIME23:12UPLL lock time count value for UCLK.(U_LTIME 150uS)OxFFFM_LTIME11:0M
25、PLL lock time count value for FOLK, HCLK, and PCLKOxFFF(M_LTIME150uS)PLL 控制寄存器(MPLLCON/UPLLCON)Mpll = (m * Fin) / (p * 2Jm = (MDIV + 8), p = (PDIV + 2), s = SDIVPLL选择表Input Frequency0 utput Freque n cyMDIVPDIVSDIV12. DOM Hz-i 1.269MHzN/AN/AN/A12. DOM Hz16.934MHzN/AN/A12. DOM HzZ50MHz_.N/AMMN/A12. DO
26、M Hz33.75MHzG2 (Dx52212. DOM Hz45.00MHzS-2 (Dx52：i112. DOM Hz50.70MHz161 (0xa1)3-12.DDMhz4a.00Mhz mg120 (0x78)2312. DOM Hz56.25MHz142 (Qx8e)2312. DOM Hz67.50MHzG2 (Dx522212. DOM Hz79.00MHz7-51212. DOM Hz8475 MHz105 (0x69)2212. DOM Hz9Q.aQMHz112 (Qk7D)2212. DOM Hz1D125MHz127 (Dx7f)2212. DOM Hz113. DO
27、M Hz105 (0x69)1212. DOM Hz118.50MHz150 (0x96)2212. DOM Hz124. DOM Hz116 (0x74)1212. DOM Hz135.D0MHZ02 (Dx52)2112. DOM Hz147.D0MHZ9D (Dx532112. DOM Hz152. DOM Hz5 & Dx44)1112. DOM Hz158.00MHz7- :D1112. DOM Hz17D.D0MHZ77 :0:4di1112. DOM Hz18D.D0MHZG2 (Dx521112. DOM Hz186.D0MHZ05 (Dx55)1112. DOM Hz192.
28、D0MHZ88 0x581112. DOM Hz202.00MHz161 (0xa1)3112. DOM Hz266. DOM Hz125 (Qx7d)1112. DOM Hz268. DOM Hz126 (Qx7e)1112. DOM Hz27Q.D0MHZ127 (Dx7f)11注：48MHZ用于UPLLCON寄存器RegisterAddressR/WDescriptionReset ValueMPLLCON0x4C000004R/WMPLL configuration register0x0005C080UPLLCON0x4C000008R/WUPLL configuration reg
29、ister0x00028080两个寄存器格式是一样的PLLCONBitDescriptionInitial StateMDIV19:12Main divider control0x5C / 0x28PDIV9：4Pre-divider control0x08 / 0x08SDIV1：0Post divider control0x0 / 0x0注：1、尽管可以根据公式设置PLL,但是我们推荐仅使用推荐表里面的值， 如果要使用其他值，请与我们联系。2、如果要同时设置UPLL和MPLL，请先设置UPLL，然后设置MPLL， 且至少要间隔7个时钟周期。时钟控制寄存器CLKCONRegisterAddressRfWDescriiptronReset ValueCLKCONDx4caaaaocR/WClock generator control registerOxTFFFOCLKCONBitDescriptionInitial StateSPI1flContro DCLK into SPI block 0 = Di sab e, 1 = Enab e1Its17Control PCLK into IIS boch. 0 = Disable, 1 = Enable1lie16Control PCLK rto IIC block. 0 = D sable, 1 = Enab e1ADC (.T
