《数字电路基础再次修正.ppt》由会员分享，可在线阅读，更多相关《数字电路基础再次修正.ppt（80页珍藏版）》请在三一办公上搜索。
1、嵌入式硬件基础,第五讲 数字电路基础,基本逻辑门电路,逻辑门电路是数字电路中最基本的逻辑元件。所谓门:就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。,基本逻辑关系为“与”、“或”、“非”三种。,下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。,数字电路中，由开关元件组成的可以实现一定逻辑关系的电路称逻辑门电路。,逻辑门电路,基本门电路:与门、或门、非门（又称反相器）。,与门 或门 非门,非门,定义：输入与输出信号状态满足“非”逻辑关系。,非门电路：,逻辑符号：,波形图：,A=1（+5V）
2、时，T导通，L输出0.2V0.3V,即：L=0；,A=0（0V）时，T截止，L输出近似+5V,即：L=1；,与门,与门电路：,逻辑符号：,与门波形图：,1）两个输入，一个输出2）分析电路，（围绕导通与否，先看输入，再分析输出）3）确定逻辑关系，L=AB,或门,或门电路：,逻辑符号：,或门波形图：,1）两个输入，一个输出2）分析电路，（围绕导通与否，先看输入，再分析输出）3）确定逻辑关系，L=A+B,其他常见门电路,1.与非门,与非门电路：,逻辑符号：,与非门波形图：,逻辑关系式：,提 示,常用门电路也可以由基本门电路“非门”、“与门”、“或门”间接构成。例如：通常我们将由逻辑符号表示的逻辑电路
3、称为“逻辑图”。,或非门,或非门电路：,逻辑符号：,或非门波形图：,能够实现“或非”逻辑关系的电路均称为“或非门”。在一个或门的输出端连接一个非门就构成了“或非门”，如下图所示。,如图蓝色线条时刻,L输出为,异或门,异或门电路：,逻辑符号：,双输入端异或门波形图：,能够实现“异或”逻辑关系的电路均称为“异或门”。异或门可由非门、与门和或门组合而成，如下图所示。,提 示 当输入端A、B 的电平状态互为相反时，输出端L一定为高电平；当输入端A、B的电平状态相同时输出L一定为低电平。,同或门,同或门电路：,逻辑符号：,双输入端同或门波形图：,提 示 当输入端A、B 的电平状态互为相反时，输出端L一定
4、为低电平；而当输入端A、B 的电平状态相同时，输出端 L 一定为高电平。,能够实现 AB“同或”逻辑关系的电路均称为“同或门”。由非门、与门和或门组合而成的同或门及逻辑符号如下图所示。,例：根据输入波形画出输出波形,A,B,有“1”出“1”，全“0”出“0”,&,A,逻辑代数,逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。,(1)常量与变量的关系,1.逻辑代数运算法则,(2)逻辑代数的基本运算法则,自等律,0
5、-1律,重叠律,还原律,互补律,交换律,普通代数不适用！,证:,结合律,分配律,A+1=1,反演律,列状态表证明：,对偶关系：将某逻辑表达式中的与()换成或(+)，或(+)换成与()，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。,证明：,A+AB=A,反演律摩根定律的证明,等式两边的真值表如表1.3所示：,2.逻辑函数的化简,例1：,化简,（1）并项法,（2）配项法,例3：,化简,（3）加项法,（4）吸收法,吸收,例：分析下图的逻辑功能,(1)写出逻辑表达式,2.编码器,把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电
6、路称为编码器。,n 位二进制代码有 2n 种组合，可以表示 2n 个信息。,要表示N个信息所需的二进制代码应满足 2n N,(1)二进制编码器,将输入信号编成二进制代码的电路。,2n个,n位,(1)分析要求：输入有8个信号，即 N=8，根据 2n N 的关系，即 n=3，即输出为三位二进制代码。,例：设计一个编码器，满足以下要求：(1)将 I0、I1、I7 8个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。(3)设输入信号高电平有效。,(2)列编码表：,(3)写出逻辑式并转换成“与非”式,Y2=I4+I5+I6+I7,Y1=I2+I3+I6+
7、I7,Y0=I1+I3+I5+I7,(4)画出逻辑图,练习 根据以下列编码表，设计一个编码器,3.译码器和数字显示,译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。,(1)二进制译码器,状 态 表,例：三位二进制译码器（输出高电平有效）,写出逻辑表达式,逻辑图,1.二进制译码器 二进制译码器是把二进制代码的所有组合状态都翻译出来的电路。如果输入信号有n 位二进制代码，输出信号为m个，m=2n。,74LS138二进制译码器。,74LS138译码器功能表,另有三个附加的控制端,(2)二-十进制显示译码器,在数字电路中，常常需要把运算结果用十进制 数显示出来，这就要用显示译码器。,a b
8、 c d e f g,1 1 0 1 1 0 1,低电平时发光,高电平时发光,b.七段译码显示器,七段显示译码器状态表,动画,4.数据分配器和数据选择器,在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。,使能端,多路选择器,多路分配器,(1)数据选择器,从多路数据中选择其中所需要的一路数据输出。,例：四选一数据选择器,输出数据,使能端,(2)数据分配器,将一个数据分时分送到多个输出端输出。,数据输入,使能端,D,Y0,Y1,Y2,Y3,S,数据输出端
9、,确定芯片是否工作,电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。,时序逻辑电路,下面介绍触发器，它是构成时序电路的基本逻辑单元。,双稳态触发器,特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；3、输入信号消失后，被置成的“0”或“1”态能 保存下来，即具有记忆功能。,双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。,两互补输出端,两输入端,反馈线,1.基本 RS 触发器,Q和Q是触发器的输出端,触发器的0状态,触发器的1状态,
10、假设现在的触发器状态为0状态(现态)1)当 RD=0,SD=1 时,将得到一个新的触发器状态(次态),1状态,实际上,无论现态是0状态还是1状态,只要RD=1,SD=0,次态就是0状态;RD=0,SD=1,次态就是1状态。所以,RD叫做复位输入端,也叫置0端，SD叫做置位输入端,也叫置1端。例如现态为0状态,且RD=1 SD=0时，次态仍为0状态。显然,现态和次态相同,也就是状态没有改变为了区分现态和次态,规定:,2)接着,当 RD=1,SD=0时,也将得到一个新的状态(次态),0状态,表示现态,表示次态,此例中,保持不变,3)RD=SD=0时,不管现态是0状态还是1状态,次态都保持原状,即:
11、,4)当RD=SD=1时,不管现态是0状态或是1状态,输出为:,非法状态,因此 RD=SD=1 是不允许输入的信号,即有输入约束条件:RDSD=0,总结得到基本RS触发器的真值表:,状态变量（输入）,状态输出,设：,.2 同步RS触发器,CP是同步信号，叫做时钟脉冲信号，简称时钟信号或时钟。当CP=0时，两个输入与门被封锁，触发器的状态不变；当CP=1时，两个输入与门被打开，触发器的状态由RS决定。,当第一个CP=1时决定的触发器状态，只有到下一个CP=1到来时才有可能改变,一 电路结构,例如输入信号如图,Q,同步RS触发器的特性表,约束条件：RS=0,二 同步RS的动作特点 时钟电平控制。当
12、CP=0时,触发器的状态不受RS的直接控制,R S的变化不能改变触发器的输出状态;当CP=1时,RS的变化直接影响Q,且RS变化多少次,Q相应地变化多少次。即：多次变化现象.R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。,Q,CP=0时最后留下的状态是由最后一个不等于 00 的RS决定,.主从RS触发器,一 主从RS触发器的结构及工作原理,1）当 CP=1，主触发器打开，从触发器被封锁主触发器输出由RS决定从触发器输出保持原状整个触发器的输出状态保持不变2）当 CP从 1 变到 0 的时刻，主触发器被封锁，从触发器被打开,主触发器的输出保持了 CP=1 时
13、由 RS 决定的最后状态，且在整个 CP=0 期间主触发器的输出保持不变；从触发器的输出由主触发器的输出决定，则从触发器的输出在 整个 CP=0 期间保持不变。,所以，整个触发器的输出变化只发生在CP信号的下降沿,主从RS触发器的特性表,Q,Q,CP回到低电平后输出状态不定,波形图（时序图）,JK触发器,J,K,主从JK触发器,1）J=1，K=0，若现态为 0，则：CP=1时主触发器置1，到CP=0时从触发器也置 1，J=1，K=0，若现态为 1，则：CP=1时主触发器不变，到CP=0时从触发器也不变所以，J=1，K=0 时触发器置 1，即：,2）J=0，K=1 时，触发器置 0，即：,四、主
14、从JK触发器工作原理,3）J=K=0 时，触发器保持原状不变，即：,4）J=K=1 时，如：,则：CP=1时主触发器置 1，CP=0时从触发器也置 1 即：,同理，如：,触发器置 0,所以，J=K=1 时触发器翻转，即：,主从JK触发器的符号,主从JK触发器的特性表,次态卡诺图,特性方程,五 主从触发器的动作特点,1.触发器的动作分成两步,一步是CP=1,主触发器接受输入(S.R或J.K)被置成响应的状态;一步是CP下降沿到来时,从触发器根据主触发器的状态翻转。2.因主从触发器都是同步RS触发器,在CP=1期间输入信号都将对主触发器起控制作用。因此会导致主从触发器的一次变换现象。,已知CP，J
15、，K 的波形，试确定主从JK触发器的输出波形。,Q,例,主从触发器只有在CP=1时，输入信号保持不变的情况下，触发器的输出才和特性表一致。,维阻D触发器,1.逻辑电路和符号,2.工作原理,为使用CP和D功能，必须将、均置1。在CP上升沿（CP）到来之前,CP=0，R=1，S=1，输出状态保持不变。(1)设D=1，CP到来，CP=1期间，保持状态不变。CP下降沿（CP）到来，保持不变。(2)设D=0，CP到来，CP=1期间，输出状态不变。CP到来，保持不变。,特征方程式为:,CP上升沿时刻有效,常用的有施密特触发器和单稳态触发器。,脉冲信号产生与整形的方法,获取脉冲信号的方法,脉冲信号产生与整形
16、电路的实现,是一种多用途集成电路，只要外接少量阻容元件就可构成施密特触发器、单稳态触发器和多谐振荡器等，使用方便、灵活，应用广泛。,施密特触发器,主要用以将缓慢变化或快速变化的非矩形脉冲变换成陡峭的矩形脉冲。,单稳态触发器,主要用以将宽度不符合要求的脉冲变换成符合要求的矩形脉冲。,即距形脉冲产生电路，由于距形脉冲中含有丰富的谐波分量，故常称多谐振荡器。,(1)不需输入信号。(2)无稳定状态，只有两个暂稳态。,1.多谐振荡器,多谐振荡器的工作特点和符号,通过电容的充电和放电，使两个暂稳态相互交替，从而产生自激振荡，输出周期性的矩形脉冲信号。,工作特点,Astable Multivibrator,
17、2.单稳态触发器,工作特点与电路符号,有一个稳态和一个暂稳态。无外触发脉冲输入时，电路处于稳态；在外触发脉冲作用下，电路将从稳态翻转到暂稳态，经一段时间后，电路又自动返回到原来的稳态。,工作特点,暂稳态时间长短取决于电路本身的参数，与外加触发脉冲无关。,monostable flip-flop,单稳态触发器,暂稳态期间如再次被触发，对原暂稳时间无影响，输出脉冲宽度 tW 仍从第一次触发开始计算。,暂稳态期间如再次被触发，输出脉冲宽度可在此前暂稳态时间的基础上再展宽 tW。,3.施密特触发器,(1)施密特触发器的特性和符号,UT=,UT+-UT-,回差电压,施密特触发器工作特点,正向阈值电压,负
18、向阈值电压,当 uI 从小增大时，经过 UT+处才能使输出发生跃变。,当uI从大减小时，经过UT-处才能使输出发生跃变。,Schmitt Trigger,具有施密特特性的与非门符号,(2)施密特触发器应用举例,波形变换,将三角波、正弦波和其它不规则信号变换成矩形脉冲。,脉冲整形,将受到干扰的或不符合边沿要求的信号整形成较好的矩形脉冲。,4.555定时器及其应用,555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。555定时器在工业控制、定时、检测、报警等方面有广泛应用。,(1)555定时器的结构及工作原理,分压器：由三个等值
19、电阻构成,比较器：由电压比较器C1和C2构成,R-S触发器,放电开关管T,VA,VB,输出端,电压控制端,高电平触发端,低电平触发端,放电端,复位端,UCC,分压器,比较器,R-S触发器,放电管,调转,地,（3）555定时器构成单稳态触发器,输入端2采用负脉冲触发。平时uI=1。,图3.36b 波形图,比较结果,1/3 UCC,不允许,2/3 UCC,综上所述，555功能表为：,(2)用 555 定时器组成施密特触发器,电压传输特性为反相输出的滞回特性,UT+=2/3 VCC UT-=1/3 VCCUT=UT+-UT-=1/3 VCC,(3)用555 定时器组成单稳态触发器,电路结构,R、C 为定时元件,(4)用 555 定时器组成多谐振荡器,电路结构,74LS164的真值表,74LS165的真值表,
