《数字电路第3章集成逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《数字电路第3章集成逻辑门电路.ppt（57页珍藏版）》请在三一办公上搜索。
1、JHR,第三章集成逻辑门电路,本章讲授主要内容：1.集成逻辑门的分类，重点介绍TTL与非门、其它功能的TTL集成门电路（非门、或非门、与或非门、异或门、同或门、OC门、三态门）及其改进电路。2.国际通用的74系列TTL的分类方法。3.MOS集成电路中主要介绍NMOS、PMOS、CMOS的反相器和各种门电路，尤其强调了,JHR,第一节集成逻辑门的分类,JHR,DTL与非门电路和符号,二极管晶体三极管逻辑门（DTL）,JHR,ABC,与门,非门,与非门,第二节TTL与非门目前国产的TTL电路有CT54/74、CT54/74H、CT54/74S、CT54/74LS等四在系列。国产CT系列对应于国际上
2、SN系列，如CT74LS160CJ对应SN74LS160CJ。一、TTL与非门符号含义,JHR,JHR,二、TTL数字集成电路的分类与特点1.74系列这是时期的产品，现仍在使用，但正逐渐被淘汰。2.74H系列这是74系列的改进型，属于高速TTL产品。其“与非门”的平均传输时间达10ns左右，但电路的静态功耗较大，目前该系列产品使用越来越少，逐渐被淘汰。,JHR,3.74S系列这是TTL的高速型肖特基系列。在该系列中，采用了抗饱和肖特基二极管，速度较高，但品种较少。4.74LS系列这是当前TTL类型中的主要产品系列。品种和生产厂家都非常多。性能价格比比较高，目前在中小规模电路中应用非常普遍。,J
3、HR,5.74ALS系列这是“先进的低功耗肖特基”系列。属于74LS系列的后继产品，速度（典型值为4ns）、功耗（典型值为1mW）等都有较大的改进，但价格比较高。6.74AS系列这是74S系列的后继产品，尤其速度（典型值为1.5ns）有明显的提高，又称“先进超高速肖特基”系列。总之，TTL系列产品向着低功耗、高速度方向发展。其主要特点为：,JHR,不同系列同型号器件管脚排列完全兼容。参数稳定，使用可靠。噪声容限高达数百毫伏。输入端一般有钳位二极管，减少了反射干扰的影响。输出电阻低，带容性能力强。采用5V电源供电。,二、电路组成1.典型的TTL与非门电路结构,JHR,输入级,中间倒相级,输出级,
4、JHR,输入级,中间倒相级,输出级,JHR,该电路解为三个部分：输入级、中间倒相级、输出级。（1）输入级：由多发射极三极管T1和电阻R1构成。其等效电路如图所示。T1管有两个作用：实现逻辑“与”的功能；T1管由饱和变为截止的过程中，其基区存储电荷，可通过T1管的集电极电流iC加速消散，使电路工作速度有较大的提高。,JHR,（2）输出级：三极管T4、二极管D和三极管T3构成推拉式输出电路。T3管饱和导通时，T4和D截止；T3管截止时，T4、D导通，,JHR,使整个电路输出阻抗降低，既可提高电路的负载能力，又可改善输出电压波形，使工作速度提高。（3）中间倒相级：T2三极管的集电和发射极输出倒相电压
5、（即电压升降互反），以满足输出级互补工作的要求。该级电路对门的负载能力及工作速度均有较大影响。二、功能分析1.输入全接高电平（3.6V）或悬空TTL与非门的工作状态如图等效电路。,JHR,电源VCC通过R1和T1的集电结向三极管T2和T3提供基极电流，在参数设计上使T2和T3管能饱和导通。因此T2管集电极电位VC2为：VC2VBE3VCE20.70.31V三极管T4和D必然是截止的，Z输出低电平VL0.3V。此时，T1管基极电位为VB1VBC1VBE2VBE30.70.70.32.1VT1管的发射极电压,JHR,JHR,VBE12.13.61.5V0因此，T1管发射结处于反向偏置，而集电结处于
6、正向偏置，所以，T1管处于发射结和集电结倒置使用放大状态。TTL的输出电压为V0L0.3V（低电平）2.输入端中有的接低电平（0.3V）TTL与非门的工作状态如图等效电路。,JHR,JHR,设VT1C3.6V，VT1AVT1B0.3V。此时，T1管VBEC发射结优先导通，T1基极电压VB1被钳位在：VB1VAVBEC0.30.71V该电压不足以使T2、T3导通，使T2和T3同时截止。T2管基极电位：VB2VB1VBC110.70.4V正5V电源通过R2向T4管提供基极电流，使T4和D均导通状态，由于R2上流过的电流只有而iL在毫安级以下，因此R2上的压降可忽略，输出电压为：,JHR,V0HVC
7、CVBE4VD50.70.73.6V（高电平）,由上述分析可知TTL电路输入输出电位关系为：“全高出低，有低出高”按照正逻辑关系称为“全1出0，有0出1”，因此其逻辑表达式为,逻辑真值表,JHR,这是一个正逻辑“与非门”。应注意的是，在TTL与非门电路中，输入端悬空，相当于接高电平。,JHR,三、特性及主要参数1.电压传输特性V0f（vI）,（2）电压传输特性,（1）测试电路,JHR,2.主要参数（1）输出高电平VH和输出低电平VL它说明逻辑门在理想情况下表示正逻辑“1”电平的电压值VH和表示正逻辑“0”电平的电压值VL。两者之差VmVHVL表示逻辑摆幅。一般74系列TTL与非门的高电平标称值
8、VH3.6V；低电平标称值VL0.3V；逻辑摆幅V3.3V。（2）开门电平VON、关门电平VOFF以及输入信号噪声容限VNL和VNH,JHR,其定义如下：VON开门电平，当输出电压V0VL时，所对应的输入电压VI的最小值为逻辑门的开门电平。VOFF关门电平，当输出电压VO0.9VH时，所对应的输入电压VI的最大值称为逻辑门的关门电压。一般产品的值：VON0.3VVOFF0.8V VNL输入低电平时的噪声容限VNLVOFFVILVOFFVL,JHR,VNH输入高电平时的噪声容限VNHVIHVONVHVON典型TTL值为：VNL0.5VVNH1.8V,（3）输入低电平电流IIL和输入高电平电流II
9、H,JHR,JHR,IIH70A（拉电流）,（4）扇入数NI和扇出数NO扇入数和扇出数是门电路之间能相互联结个数的指标。扇入数NI是一个门电路允许的输入端数目。一般的门电路的扇入数NI15最多不超过8。扇出数NO是一个门电路的输出端所能连接的下一级门电路输入端的个数。（也称负载能力），一般门电路为8。功率驱动门也可达25。,JHR,JHR,第三节其他功能的TTL门电路1960年，美国三家大公司德克萨公司、仙童公司和西渥公司都研制成电阻晶体管逻辑电路（简称RTL电路）。1962年，美国西格尼蒂克斯公司研制出了性能比RTL电路更优良的二极管晶体管逻辑电路（简称DTL电路）1964年，美国仙童公司设
10、计出比西格尼蒂克斯公司的产品抗干扰性能更为优越的930系列DTL电路。,JHR,19641965年，中国也研制成功了DTL电路。1962年，美国德克萨斯公司首创5400系列中速晶体管晶体管（简称TTL电路），随后又生产了供民用的7400系列中速TTL电路。19651966年，中国也开始生产TTL电路。,JHR,一、常用TTL门电路芯片,VCC,GND,TL7400四个两输入与非门集成电路T,JHR,TTL7420两个四输入与非门集成电路,GND,VCC,NC,JHR,7404六反相器非门,GND,VCC,JHR,二、两种特殊的门电路1.集电极开路与非门（OC门）OC门是（Open Collec
11、tor Gate）缩写，它是种计算机常用的特殊门。,输出端接地,输出端与电源短接,大电流,大电流,JHR,（2）TTLOC门电路形式,新标准符号,JHR,（3）OC门的工作原理,JHR,OC门也具有与非逻辑功能，只是它的输出端必须外接上拉电阻RP及外接电源EP。当输入A、B、C全高电平（3.6V）时，三极管T2、T3均饱和导通，输出端L为低电平（0.3V）。当输入A、B、C中有低电平（0.3V）时，T1管特殊深饱和，VC10.30.10.4V，三极管T2、T3均截止，输出端L为高电平EP。因此仍有“全高出低，有低出高”的输入、输出关系，是一个正逻辑的与非门。,JHR,（4）OC门的应用OC门在
12、计算机中应用很广，主要用来实现“线与”逻辑、逻辑电平的转换及总线传输。1）实现“线与”逻辑,JHR,2）实现逻辑电平的转换，可作为接口电路,VH3.6VVL0.3V,VL0.3VVH10V,COMS反相器,TTLOC门,JHR,继电接触器,驱动发光二极管的接口电路,驱动感性负载的接口电路,JHR,3）实现“总线”（BUS）传输,总线BUS,用OC门实现总线传输,JHR,将多个OC与非门按如图形式连接，当某一个门的选通输入E为“1”，其它门的选通输入均为“0”时，该OC门就被选通，其数据输入信号D便经此门送上总线（BUS）。为保证数据传送的可靠性，任何时侯只允许一个门被选通，即只允许一个门挂在数
13、据总线上，因为若多个门被选通，这些OC门的输出会构成“线与”，使数据传送出错。,JHR,【例题】利用两OC门与非门G1，G2并联驱动3输入与非门电路如图所示。为保证电路正常工作，求RP值。已知：OC门截止时的漏电流IOH200A，导通时的灌电流为,IOL16mA，负载门G3，G4，G5的IIH40A，IIS1mA，VIHmin2.7V，VILmax0.5V，VCC5V。,JHR,例题图,JHR,解当两个OC门均输出高电平时，电阻RP上的压降最小，流过它的电流IL也最小，为OC门漏电流与下一级门漏电流的和。如图（a）所示。,JHR,所以有：IL2IOH33IIH20.2mA330.04mA0.7
14、6mA为满足OC门输出（即负载门输入）高电平VIHmin2.7V，应使：,所以,JHR,当OC门G1输出低电平，OC门G2输出高电平时，每个负载门的IIS都将灌入输出为低电平的OC门G1，如图（b）所示。,JHR,所以ILIOL3IIS16mA31mA13mA为满足OC门输出（即负载门输入）低电平VILmax0.5V，应使：,电阻RP的取值应满足：RPminRPRLmax 即346RP3.03k,JHR,2.三态输出门（TS门）TS门是Three State Gate的缩写，它也是计算机中广泛使用的特殊门电路。,三态门在工作状态下，输出可为逻辑“1”和逻辑“0”。在禁止态下，输出高阻抗表示输出
15、端悬浮，此时该门电路与其它门电路无关。,JHR,（1）电路形式,JHR,控制端,新标准符号,（2）工作原理当控制端E/D“0”时，T6三极管截止，T5、T6、D2构成的电路对由T1、T2、T3、T4、D1构成的基本TTL与非门无影响，因此输出,该门电路处于工作态；,JHR,当控制端E/D“1”时，T6饱和导通，VC60.3V，相当于在基本与非门一个输入端加上低电平，因此T2、T3管截止，同时D2管导通，使T2集电极电位VC2箝位在1V。即VC2VCE6VD20.30.71V使T4、D1无导通的可能。此时的L处于高阻悬浮状态，称三态门的禁止态。,JHR,三态门与非门真值表,JHR,在三态门逻辑符号中，应注意：,E/D“1”高阻态E/D“0”,E/D“0”高阻态E/D“1”,E/D“0”高阻态E/D“1”,JHR,（3）三态门的应用三态门在计算机中常用于总线传输，实现分时传递信号。,JHR,如上图所示三态门构成数据总线，当某个三态门的控制端E/D为“0”、其余控制端均为“1”时，该三态门处于工作态，它的输出为，其余输出均为高阻悬浮，这样，数据信号D便被反相送上总线。,利用三态门双向传递信号,JHR,
