《《存储器系统》课件.ppt》由会员分享，可在线阅读，更多相关《《存储器系统》课件.ppt（40页珍藏版）》请在三一办公上搜索。
1、第六章 存储器系统,教学重点 芯片SRAM 2114和DRAM 2186 芯片EPROM 2764 SRAM、EPROM与CPU的连接,5.1 半导体存储器概述,一、存储器系统的层次结构主存（内存）：位于“主机”内部的存储器，一般由半导体器件构成。特点是存取速度快、功耗低、但相对容量小。用来存放当前机器运行的程序和数据。辅存（外存）：一般由光、磁材料构成。特点是容量大、相对成本低，但CPU不能直接对其读写。,三级存储器系统,Cache（高速缓冲存储器）：在速度上与CPU完全匹配，成为内存的一部分。,三级存储体系的优点：解决了存储器在速度、容量、价格上的矛盾。,二、半导体存储器的分类,三、存储器
2、的主要技术指标,存储容量存取速度功耗可靠性和工作寿命,存储容量,每一个存储芯片或芯片组能够存储的二进制位数或者所包含的字节总数。表示方法：pi pB（计算机中）其中p为存储单元数，i为每个单元地址存放的二进制位数。p与地址线数量有关，i与数据线数量有关。,2k i（k为地址线根数）,存取时间、功耗、电源,存取时间：CPU访问一次存储器（写入或读出）所需的时间。一般以ns 为单位。功耗：每个存储单元所耗的功率（uw/单元）每个芯片的总功率（mw/芯片）可靠性和工作寿命,6.2 半导体存储器芯片,教学重点静态存储器SRAM动态存储器DRAM,一、半导体存储芯片的结构,存储体：由多个存储单元构成，用
3、来存储信息。地址译码电路：根据输入的地址编码来选中芯片内某 个特定的存储单元。片选和读写控制逻辑：选中存储芯片，控制读写操作。,地址译码方式,单译码结构双译码结构：可简化芯片设计，是主要采用的译码结构,二、RAM特点,静态存储器SRAM 信息存储在触发器中。一般用于Cache。双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低动态存储器DRAM 信息存储在极间电容上。一般用于主存。,静态随机存储器SRAM,2114芯片1K4。10根地址线，4根数据线，CS为片选端，WE为读写控制端，1为读，0为写6116芯片2K8。11根地址线，8根数据线，CE为片选端，WE为写控制端，OE为
4、读控制端,三、只读存储器ROM,教学重点EPROM2732,ROM特点,掩膜ROM：信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除,可擦除EPROM,出厂未编程前，每个基本存储单元都是信息“1”。编程就是将某些单元写入信息“0”。顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息。一般使用专门的编程器（烧写器）进行编程。编程后，应该贴上不透光封条。,
5、一EPROM芯片2732,12根地址线A11A0 8根数据线O7O0片选CE读控制OE 编程电压VPP（+12.5或+25V）存储容量为4K8,2732的工作方式,2732在产品开发中的应用步骤,将汇编源程序汇编为机器代码文件用写入器将机器代码的数据写入EPROM芯片将EPROM芯片装入计算机系统运行若程序有问题，取出芯片用紫外线擦除器清除EPROM芯片数据重复上述过程，完成程序设计功能,6.4存储器与CPU的连接,一、连接时注意的问题设计存储器系统时，先确定主存容量的大小、存储器芯片的容量和类型等。在分配地址时，要将RAM、ROM分区域安排。,二、地址译码方式,数据线的连接控制线的连接地址线
6、的连接,根据所分配的地址，使CPU能完成对存储器的片选和字选。片选：对存储器芯片的选择字选：在选中的芯片内再选择某一存储单元。由芯片内部的译码器完成。,CPU的低位地址线接芯片的片内地址线；CPU的高位地址线接芯片的片选端。特点：连接简单，不需另外的硬件电路，但会造成地址的不连续和重叠。,1线选法,线选法举例,RAM：1800H1BFFH,RAM：1400H17FFH,RAM：0C00H0FFFH,地址不连续；重叠地址为23=8个。由于A15A13未用，则A15A14 A13为000111时，均可选中某单元。,2全译码法,采用译码电路，且CPU的高位地址线全部参加译码。,ROM：8000H83
7、FFH,RAM：8400H87FFH,地址连续；每个存储单元只有唯一的地址。,3部分译码法,采用译码电路，但仅有CPU的部分高位地址线参加译码。,ROM：0000H03FFH,RAM：0800H0BFFH,地址不连续；重叠地址为25=32个。由于A15A12、A10未用，则它们为0000011111时，均可选中某单元。,三、存储器连接举例,例SRAM6264的连接,全译码：1E000H1FFFFH,部分译码：F4000HF5FFFH等,例2SRAM6264的连接设计,遇0用或（非）门；遇1用与（非）门,问题 1：若要6264的地址范围是FE000HFFFFFH，该用什么门电路实现？问题 2：还
8、是1E000H1FFFFH地址范围，还可以用其它什么门电路实现？,例 3SRAM6116的连接,SRAM6116：0000F07FFH；0800H0FFFH；100017FFH；1800F1FFFH；200027FFH,问题 1：若6116改为3片且地址范围是08000FFFH、300037FFH、38003FFFH，该如何修改设计？,问题 2：若采用8088CPU且A19A16要求为全0，该如何修改设计？,MREQ,A15,A14,A13,A12,A11A0,D0D7,RD,WR,Z80 CPU,VCC,扩展用,74LS138,G2B,G1,G2A,B,A,C,Y7,Y0,Y2,Y1,EPR
9、OM2732：0000H0FFFH；1000H1FFFHSRAM6116：2000H27FFH；28002FFFH,例 4综合举例,存储器连接的设计方法总结,数据线：对应相连（8位CPU）控制线：对应相连（RD、WR）SRAM要接读写线；EPROM只接读控制线地址线：根据题意，列出所有芯片的地址分配表；CPU的低位地址线接芯片的片内地址线；分析表中的高位地址，若是一块芯片：遇 0 则用或（非）门；遇 1 则用与（非）门多块芯片：采用译码器,静态RAM6116（2K8）,+5V,CPU 8086最小工作摸式,若CPU改用8088CPU,SRAM还用6116,图4-17 用10241位的芯片组成1K RAM的方框图,位扩展,图4-18 用2564位的芯片组成1K RAM的方框图,字位全扩展,图4-19 用2114芯片组成4K RAM线选控制译码结构图,线选法,表4-4 线选方式地址分布,A15 A14 A13 A12 A11 A10,图4-20 用2114芯片组成4K RAM局部译码结构图,部分译码法,图4-21 用2114芯片组成4K RAM全局译码结构图,全部译码法,DRAM芯片的应用,DRAM位扩展,DRAM字位全扩展,
