《华北电力大学2008.docx》由会员分享，可在线阅读，更多相关《华北电力大学2008.docx（8页珍藏版）》请在三一办公上搜索。
1、华北电力大学2008-09学年第二学期考试试卷（A）课程名称计算机组成原理课程编号00600420考核日期时间2009-6-专业班级计算 06010604需要份数50+送交日期2009-6-考试方式闭卷试卷页数3A B卷齐全是命题教师邵作之、李东江主任签字备 注班级：姓名：学号：（一）选择题（15分，每题1分）1. 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（）计算机。A并行 B冯诺依曼 C智能 D串行2. 在下列机器数（）中，零的表示形式是唯一的。A原码 B补码 C反码 D原码和反码3. 在下面描述的汇编语言基本概念中，不正确的表述是（）。A对程序员的训练要
2、求来说，需要硬件知识B汇编语言对机器的依赖性高C用汇编语言编写程序的难度比高级语言小D汇编语言编写的程序执行速度比高级语言慢4. 双端口存储器所以能进行高速读/写操作，是因为采用（）。A高速芯片B新型器件C流水技术D两套相互独立的读写电路5. 请从下面浮点运算器中的描述中选出两个描述正确的句子（）。A浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。B阶码部件可实现加，减，乘，除四种运算。C阶码部件只进行阶码相加，相减和比较操作。D尾数部件只进行乘法和除法运算。6. RISC访问内存指令中，操作数的物理位置一般安排在（）。A栈顶和次栈顶B两个主存单元C 一个主存单元和一个通用寄存
3、器D两个通用寄存器7. 同步控制是（）。A只适用于CPU控制的方式B只适用于外围设备控制的方式C由统一时序信号控制的方式D所有指令执行时间都相同的方式8. 在集中式总线仲裁中，（）方式对电路故障最敏感。A菊花链 B独立请求C计数器定时查询9. 微程序控制器中，机器指令与微指令的关系是（）。A每一条机器指令由一条微指令来执行B每一条机器指令由一段用微指令编成的微程序来解释执行C 一段机器指令组成的程序可由一条微指令来执行D 一条微指令由若干条机器指令组成10. 处理器可以响应外部中断请求的条件是（）。A 一条指令执行结束B 一次I/O操作结束C机器内部发生故障D 一次DMA操作结束11. 直接映
4、射cache的主要优点是实现简单。这种方式的主要缺点是（）。A它比其他cache映射方式价格更贵B如果使用中的2个或多个块映射到cache同一行，命中率则下降C它的存取时间大于其它cache映射方式D cache中的块数随着主存容量增大而线性增加12. 下面陈述中，不属于虚存机制要解决的问题项是（）。A调度问题B地址映射问题C替换与更新问题D扩大物理主存的存储容量和字长13. 流水线中造成控制相关的原因是执行（）指令而引起。A条件转移B访问内存 C算逻 D输入输出指令14. CRT的分辨率为1024X 1024像素，像素的颜色数为256,则刷新存储器的容量为（）。 A 512KB B 1MB
5、C 256KB D 2MB15. 特权指令是由（）执行的机器指令。A中断程序B用户程序 C操作系统核心程序D I/O程序（二）回答题（20分，每空2分）1. 按IEEE754标准，一个32位浮点数由符号位S （1位）、阶码E （8位）、尾数M （23 位）三个域组成。其中阶码E的值等于指数的真值（e ）加上一个固定的偏移值（127 ）。2. 广泛使用的（SRAM ）和（DRAM ）都是半导体随机读写存储器。前者的速度比后者快， 但集成度不如后者高。3. 定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是 （231+ 231-1 ）。4. 一个较完善的指令系统，至少应当有（数
6、据处理）、（数据存储）、（数据传送）、 （程序控制）四大类指令。5. 直接使用西文键盘输入汉字，进行处理，并显示打印汉字，要解决汉字的（输入码）、（机内码）和（字形码）三种不同用途的编码。6. 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行 技术，后者采用（时间）并行技术。7. RISC指令系统的最大特点是：只有（读存储器）指令和（写存储器）指令访问 存储器，其余指令的操作均在寄存器之间进行。8. 一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字， 则主存字地址共（）位，其中主存字块标记应为（）位，cache组地址应为（） 位，C
7、ache地址共（）位。（三）简答题（16分，每小题8分）1. CPU中有哪几类主要寄存器，用一句话回答其功能。1. Cpu中的基本寄存器有：指令寄存器IR存放当前正在执行的指令程序计数器PC 存放下一条指令的地址地址寄存器AR存放当前正在访存操作的存储器地址通用寄存器R用于计算状态寄存器PSW存放ALU运算产生的状态及CPU的其它状态。数据缓冲寄存器DR写存储器时存放写出的数据，读存储中的数据时，存放读入的数2. 比较cache与虚存的相同点和不同点。2. 相同点：1)出发点相同，都是为了提高存储系统的性价比而构造的分层存储体系，使其 存储系统的整体性能接近高速存储，价格和容量接近低速存储。2
8、)基本原理相同，利用局部 性原理，把最近常用的信息从低速大容量的存储调入高速小容量。不同点：1)侧重点不同，2)数据通路不同，3)透明性不通，4)不命中的损失不一样。(四)计算题(10分)已知 x=-0.01111，y=+0.11001,求： 皿，x补，y? :-y补:、 x+y,x-y,判断加减运算是否溢出。(五)证明题(10分)用定量分析法说明流水处理机比非流水(顺序)处理机具有更高的吞吐率。设n条指令，k级流水，每次流水时间T则用流水实现n条指令的时间为Tp= ki+(n1) t，所以Hp= n/Tp非流水实现n条指令的时间为Ts=kTn，所以Hs=n/TsHp/Hs = (n/Tp)/
9、(n/Ts)=Ts/Tp= Kit /(kT +(n-1)T )=kn/(k+n-1)= k/(k-1)/n +1)n- 无穷 ，Hp/Hs - kn=1 ,Hp/Hs =1所以n1时,TsTp,所以流水线有更高的吞吐率。(六)设计题(14分)某机器中，CPU地址总线A15A0 ，数据总线为D7D0，控制信号为R/W(读/写)，MREQ (当存储器读或写时，该信号指示地址总线上的地址是有效的)。已知配有一个地址空 间为(0x00000x1FFF)的ROM区域，现在用SRAM芯片(4KX8位)分别形成两个8KX8位 的RAM区域，起始地址为分别为(0x2000)和(0x8000)。假设SRAM芯
10、片有CS和WE控制端， 要求：(1)满足已知条件的存储器，画出地址码方案。(2)画出ROM与RAM同CPU连接图。（七）设计题（15分）CPU的数据通路如图1所示。运算器中RR3为通用寄存器，DR为数据缓冲寄存器，PSW为 状态字寄存器。D-cache为数据存储器,I-clche为指令存储器，PC为程序计数器（具有加 1功能），IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如LR表 示读出R0寄存器，SR0表示写入R0寄存器。机器指令“LDA（R3）,R0”实现的功能是：以（R3）的内容为数存单元地址，读出数存该 单元中数据至通用寄存器R0中。请画出该取数指令周期流程图，并在
11、CPU周期框外写出所 需的微操作控制信号。（一个CPU周期有二七四个时钟信号，寄存器打入信号必须注明时 钟序号）AR操作控制器答案：一、1B 2B 3C 4D 5C 6C 7C 8A 9B 10A 11B 12D 13A 14 B 15C一、1 e，128；2 SRAM，DRAM, 3 231+ 231-14数据传送，算术运算，逻辑运算，程序控制5输入码，机内码，字形码6空间，时间 7读存储器，写存储器8主存子地址20bits，主存块地址14bits，组地址5bit，cache地址13bits-、1. Cpu中的基本寄存器有：指令寄存器IR 存放当前正在执行的指令程序计数器PC 存放下一条指令
12、的地址地址寄存器AR存放当前正在访存操作的存储器地址通用寄存器R 用于计算状态寄存器PSW存放ALU运算产生的状态及CPU的其它状态。数据缓冲寄存器DR写存储器时存放写出的数据，读存储中的数据时，存放读入的数 据2. 相同点：1）出发点相同，都是为了提高存储系统的性价比而构造的分层存储体系，使其 存储系统的整体性能接近高速存储，价格和容量接近低速存储。2）基本原理相同，利用局部 性原理，把最近常用的信息从低速大容量的存储调入高速小容量。不同点：1）侧重点不同，2）数据通路不同，3）透明性不通，4）不命中的损失不一样。四、已知 x=-0.01111，y=+0.11001,求： x、， -x、，
13、y、， -y、； x+y：x-y,判断加减运算是否溢出。x 补= 1.10001-x补= 0.01111y补= 0.11001-y 补= 1.00111I-；I-；x+y补=1 0.01010 = 1 00.01010 不溢出，x+y=+0.01010x-y补= 110.01100 溢出五、设n条指令，k级流水，每次流水时间t则用流水实现n条指令的时间为Tp= kT+(n1) t，所以Hp= n/Tp 非流水实现n条指令的时间为Ts=kTn，所以Hs=n/TsHp/Hs = (n/Tp)/(n/Ts)=Ts/Tp= Kit /(kT +(n-1)T )=kn/(k+n-1)= k/(k-1)/n +1)n- 无穷 ，Hp/Hs - kn=1 ,Hp/Hs =1所以n1时,TsTp,所以流水线有更高的吞吐率。六、0x8000R/WD7 D0七、
