《Multisim仿真数电0629.ppt》由会员分享，可在线阅读，更多相关《Multisim仿真数电0629.ppt（67页珍藏版）》请在三一办公上搜索。
1、Multisim电路仿真 快速入门,郭东亮2010.5,之数字电子技术,内容,=基础篇=第1章 Multisim电路仿真软件简介第2章 仿真基础（放置元件-电路图编辑-仿真-报告）第3章 仿真基础（元器件库、虚拟仪器）第4章 仿真基础（仿真分析方法）,=应用篇=第5章 应用于电路分析第6章 应用于模拟电路第7章 应用于数字电路第8章 应用于单片机电路第9章 FPGA/CPLD仿真第10章 电子系统综合设计,内容,=基础篇=第1章 Multisim电路仿真软件简介第2章 仿真基础（放置元件-电路图编辑-仿真-报告）第3章 仿真基础（元器件库、虚拟仪器）第4章 仿真基础（仿真分析方法）,=应用篇=
2、第5章 应用于电路分析第6章 应用于模拟电路第7章 应用于数字电路第8章 应用于单片机电路第9章 FPGA/CPLD仿真第10章 电子系统综合设计,第7章 Multisim应用于数字电子技术,7.1 相关虚拟仪器7.2 逻辑函数的化简及转换7.3 组合逻辑电路的分析与设计7.4 常用组合电路性能测试与仿真分析7.5 组合逻辑电路竞争-冒险现象检测与消除7.6 触发器电路仿真分析7.7 时序电路设计与仿真分析7.8 555定时器设计与仿真分析7.9 模-数和数-模转换器的仿真分析,7.1 相关虚拟仪器,7.1.1 字信号发生器（Word Generator）用于产生数字信号（最多32位），作为数
3、字信号源,字信号编辑区,高16位,低16位,数据准备端,触发端,7.1 相关虚拟仪器,字信号编辑区：按顺序显示待输出的数字信号，可直接编辑修改Controls选择区域：数字信号输出控制Cycle：从起始地址开始循环输出，数量由Settings对话框设定Burst：输出从起始地址开始至终了地址的全部数字信号Step：单步输出数字信号Set按钮：设置数字信号类型和数量Display选择：十六进制、十进制、二进制、ASCII码Trigger选择：内触发、外触发、上升沿、下降沿Frequency：输出数字信号的频率,7.1 相关虚拟仪器,Set：设置数字信号类型和数量Pre-set Patterns:
4、不改变字信号编辑区的数字信号载入数字信号文件*.dp存储数字信号将字信号编辑区的数字信号清零数字信号从初始地址至终了地址输出数字信号从终了地址至初始地址输出数字信号按右移方式输出数字信号按左移方式输出,数字信号的数量,Initial Pattern:设置数字信号初始值，只在Shift Right、Shift Left选项起作用。,7.1 相关虚拟仪器,应用：字信号发生器XWG1、TTL元器件库中选择74LS138、逻辑分析仪XLA1，创建字信号发生器应用电路。,7.1 相关虚拟仪器,字信号发生器XWG1设置为循环输出三位二进制代码000111。,单击运行按钮，双击逻辑分析仪，测量结果如图所示。
5、,7.1 相关虚拟仪器,7.1.2 逻辑分析仪（Logic Analyzer）用于同步记录和显示16位数字信号，可用于对数字信号的高速采集和时序分析,接输入信号,触发控制端时钟控制端接外部时钟,7.1 相关虚拟仪器,操作界面：左侧16个小圆圈代表16个输入端，若接有被测信号，则出现黑圆点左侧第1区:Stop:停止仿真Reset：复位并清除显示波形Reverse：改变屏幕背景颜色左侧第2区:T1、T2：读书指针1和2离开扫描线零点的时间T2-T1：两读书指针之间的时间差,Clock/Div:显示屏上每个水平刻度现实的时钟脉冲数Set按钮:设置时钟脉冲,7.1 相关虚拟仪器,单击Set，弹出Clo
6、ck setup,Clock Source：选择外/内时钟Clock Rate：时钟频率Sampling Setting：取样方式Pre-trigger Samples：前沿触发取样数Post-trigger Samples：后沿触发取样数Threshold Volt.：阈值电压,7.1 相关虚拟仪器,Trigger区：设置触发方式，单击Set按钮,Trigger Clock Edge：触发方式Positive上升沿、Negative下降沿、Both升降沿触发Trigger Qualifier：触发限定字（0、1、x(0、1皆可)）Trigger Patterns：触发样本，可设置样本A、B、
7、CTrigger Combinations：选择组合的触发样本,7.1 相关虚拟仪器,7.1.3 逻辑转换仪（Logic Converter）实现数字电路各种表示方法的相互转换、逻辑函数化简，实际数字仪器中无逻辑转换仪设备。,数字电路输入,数字电路输出,7.1 相关虚拟仪器,变量（A、B、C、D、E、F、G、H）真值表函数表达式显示文本框转换选择区,逻辑图转换为真值表真值表转换为最小项之和真值表转换为最简与或表达式表达式转换为真值表表达式转换为逻辑图表达式转换为与非-与非形式的逻辑图,7.1 相关虚拟仪器,逻辑转换仪应用示例：选择3个输入变量A、B、C初始函数值为“？”，单击改为0、1或X,7
8、.1 相关虚拟仪器,函数值设置,转换为布尔表达式,7.1 相关虚拟仪器,表达式转换为逻辑图,最简表达式转换为逻辑图,7.2 逻辑函数的化简及转换,7.2.1 逻辑函数的化简利用逻辑转换仪（Logic Converter）：化简逻辑函数，得到最小项表达式或最简表达式。,例：将逻辑函数Y(A,B,C,D,E)=m(2,9,15,19,20,23,24,25,27,28)+d(5,6,16,31)化简为最简与或表达式。,调用逻辑转换仪，选择变量列真值表；用鼠标选择函数值：1：表达式中存在的最小项0：表达式中不存在的最小项X：表达式中的无关项,7.2 逻辑函数的化简及转换,转换为最简与或表达式，“”表
9、示反变量,7.2 逻辑函数的化简及转换,例：创建数字电路（TTL74系列门电路），将输入输出端连接到逻辑转换仪。,7.2 逻辑函数的化简及转换,由逻辑图得到真值表,7.2 逻辑函数的化简及转换,由真值表得到最小项表达式,7.2 逻辑函数的化简及转换,由真值表得到最简表达式,7.2 逻辑函数的化简及转换,得到与非形式的逻辑图,7.3 组合逻辑电路的分析与设计,数字逻辑电路按是否有记忆能力分为组合逻辑电路和时序逻辑电路两大类组合逻辑电路没有记忆能力，其输出仅取决于当前时刻的输入，与电路的历史状态无关组合逻辑电路的分析：由逻辑电路图分析其功能传统分析方法：表达式-最简表达式-真值表-分析功能Mult
10、isim中是利用逻辑转换仪进行分析,7.3 组合逻辑电路的分析与设计,7.3.1 组合逻辑电路分析举例：创建逻辑电路，逻辑转换仪XLC1接入。,7.3 组合逻辑电路的分析与设计,分析真值表和最简表达式,7.3 组合逻辑电路的分析与设计,同理，将Y2接入XLC1,结合Y1、Y2的表达式及真值表，可知该电路为一位全加器电路。Y1为全加器的和，Y2为全加器产生的进位。,7.3 组合逻辑电路的分析与设计,7.3.2 组合逻辑电路设计根据给定设计要求，设计出逻辑电路，目标是以最少的元器件构建满足功能要求的逻辑电路传统设计（人工设计）步骤：（1）分析题意，将文字叙述抽象为逻辑描述，定义输入输出逻辑变量（2
11、）根据逻辑功能要求列出真值表（3）由真值表写出逻辑关系表达式，并化简为最简逻辑表达式（4）按最简逻辑表达式构建逻辑电路基于Multisim设计组合逻辑电路过程大大简化，但思路与人工设计基本相同,7.3 组合逻辑电路的分析与设计,例：设计一汽车告警系统，在以下情况下产生告警信号：启动开关启动而车门未关；启动开关启动而安全带未系好；启动开关启动而车门未关、安全带也未系好。设计：（1）定义输入输出逻辑变量，文字叙述抽象为逻辑描述输入变量3个：启动开关（启动/未启动）、车门（关/未关）、安全带（系好/未系好）输出变量1个：告警信号（产生/未产生）用A、B、C、F表示这些变量，逻辑描述为：,7.3 组合
12、逻辑电路的分析与设计,A=1/0，启动开关=启动/未启动B=1/0，车门=关/未关C=1/0，安全带=系好/未系好F=1/0，告警信号=产生/未产生（2）根据逻辑功能要求列出真值表：,7.3 组合逻辑电路的分析与设计,（3）由真值表写出逻辑关系表达式，并化简为最简逻辑表达式调用逻辑转换仪，输入真值表，再得到最简表达式,7.3 组合逻辑电路的分析与设计,（4）按最简逻辑表达式构建逻辑电路,7.4 常用组合电路性能测试与仿真分析,“一位全加器74LS183”性能测试 输入输出端子不多，采用开关提供输入信号，指示灯观察输出结果,注：D是SOP封装的，N是DIP封装,7.4 常用组合电路性能测试与仿真
13、分析,“一位全加器74LS183”性能测试,A1=B1=CN1=0,S1=0,1CN1=0,A1=1,B1=CN1=0,S1=1,1CN1=0,7.4 常用组合电路性能测试与仿真分析,依此类推，使ABC三个键按000、001、010111组合，运行，观测输出结果，列写测试结果。,7.4 常用组合电路性能测试与仿真分析,输入端A1、B1，前级进位端CN1本位和S1、进位端1CN1借助逻辑分析仪可构建真值表，转换为表达式，得到本位和S1、进位端1CN1的表达式测试说明：待测试芯片输入输出引脚多时，输入信号可用字信号发生器，输出信号用逻辑分析仪或LED,7.4 常用组合电路性能测试与仿真分析,全加器
14、仿真分析,两个或两个以上切换至上触点（输入1），指示灯X1亮。具有三人表决器的功能。,7.4 常用组合电路性能测试与仿真分析,编码器的仿真分析8线-3线编码器：优先编码器74LS148 编码器74LS148输出为反码，在其输出端加反相器变成原码输出，输出代码用LED数码管显示,7.4 常用组合电路性能测试与仿真分析,编码器的仿真分析 编辑8个字信号（编码器依次对D0,D1,D7进行编码）,7.4 常用组合电路性能测试与仿真分析,编码器的仿真分析 运行，编码器输出结果在LED数码管显示，依次显示0，1，2，7。,7.4 常用组合电路性能测试与仿真分析,译码器的仿真分析译码器是编码器的反操作，将二
15、进制代码译成高低电平信号，包括二进制译码器、二-十进制译码器、显示译码器。以二进制译码器74LS138（3线-8线译码器）为例。,7.4 常用组合电路性能测试与仿真分析,运行，可见74LS138输入代码为0、1、2、7时，输出端依次输出低电平,7.5 组合逻辑电路竞争-冒险现象检测与消除,组合逻辑电路中，门与门之间存在传输延时及信号状态变化速度不一致信号传输过程中不同点处信号变化出现快慢的差异，这种快慢时差称为竞争竞争的结果是电路的输出可能出错，这种现象称为冒险有竞争不一定有冒险出现冒险一定存在竞争竞争-冒险出现的尖峰脉冲会使后级电路产生错误动作电路设计时应进行竞争-冒险检测并予以克服,7.5
16、 组合逻辑电路竞争-冒险现象检测与消除,门电路、脉冲源、示波器,GROUND是模拟地，包含数字地，可通用，但仿真算法复杂，慢；DGND是数字地，不兼容模拟地，但如果是纯数字电路，用它仿真速度大大提高。,输出应保持高电平1不变，但仿真显示在输入信号的下降沿，电路有负的窄脉冲输出，存在竞争-冒险现象。,7.5 组合逻辑电路竞争-冒险现象检测与消除,接入滤波电容引入选通脉冲修改逻辑设计（增加冗余项）例：用增加冗余项的方法消除竞争-冒险现象。原来的逻辑关系为Y=AB+AC增加冗余项BC，Y=AB+AC+BC在B=C=1时，无论A如何变，始终有Y=1，A状态改变不会引起竞争-冒险现象。,7.6 触发器电
17、路仿真分析,触发器：具有记忆功能的存储器件，是构建时序逻辑电路的最基本单元。触发器（trigger）是个特殊的存储过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发种类：RS触发器、D触发器、JK触发器、T触发器1.基本触发器 由两个与非门交叉耦合构成。,7.6 触发器电路仿真分析,D触发器：时钟类触发器。功能：置位、复位。在时钟信号作用下，输入端D的状态（1或0），使输出端置位或复位。D触发器逻辑符号D触发器功能表,D触发器逻辑符号,7.6 触发器电路仿真分析,D触发器仿真,信号源：,7.6 触发器电路仿真分析,JK触发器时钟类触发器功能：保持、置0、置1、翻转。在时钟信号作用下
18、，输入端J、K的状态（1或0），使输出端保持、置位、复位、翻转。功能表逻辑符号,7.6 触发器电路仿真分析,JK触发器仿真,7.6 触发器电路仿真分析,触发器是构建时序逻辑电路的基本组成部分触发器种类多，但常用只有D触发器、JK触发器用触发器构成的时序电路分析构建电路时钟源分段线性源逻辑分析仪,7.7 时序电路设计与仿真分析,时序逻辑电路由组合逻辑电路和存储电路（触发器）组成，并在时钟信号控制下工作。常用时序电路有：寄存器、移位寄存器、计数器、顺序脉冲发生器、序列信号发生器。7.7.1 十进制加减计数器74LS192带预置输入的十进制加减可逆计数器【设计】用74LS192设计一个二十五进制减计
19、数器。,7.7 时序电路设计与仿真分析,7.7.2 双向移位寄存器74LS1944位双向通用移位寄存器器【设计】用74LS194设计一个流水灯电路。,7.7 时序电路设计与仿真分析,7.7.3 序列信号发生器电路设计序列信号：串行数字信号序列信号发生器：能产生序列信号的电路构成方法：触发器+门电路；计数器+数据选择器【设计】用计数器74LS161和数据选择器74LS151设计一个8位序列信号（11101000）发生器。,7.8 555定时器设计与仿真分析,RST 复位，低电平有效 DIS 放电输出，集电极开路THR 高触发输入端TRI 低触发输入端CON 电压控制输入端OUT 输出端,7.8
20、555定时器设计与仿真分析,555定时器构建施密特触发器（施密特反相器）,直流偏置电压设为2.5V,7.8 555定时器设计与仿真分析,555定时器构建单稳态触发器,7.9 模-数和数-模转换器的仿真分析,ADC和DAC已经成为计算机系统不可缺少的接口电路。7.9.1 ADC构成及仿真分析ADC：将模拟信号转为一组相应二进制数码。ADC种类很多：直接型间接型【例】8位ADC仿真Place/Mixed/ADC_DAC/ADC,7.9 模-数和数-模转换器的仿真分析,选取8位ADC,7.9 模-数和数-模转换器的仿真分析,引脚介绍：Vin 输入模拟电压Vref+参考电压+，与Vref-之差是满度电
21、压Vref-参考电压SOC 时钟脉冲端OE 转换使能端D0D7 二进制数码，排列顺序为D7D0EOC 转换结束信号，高电平表明转换结束,7.9 模-数和数-模转换器的仿真分析,灯亮表示1，灯灭表示0,转换的2进制码：11001100验算：电压为4V满度电压5V4/5=x/255所以 x=204转换为二进制为：11001100,7.9 模-数和数-模转换器的仿真分析,7.9.2 DAC构成及仿真分析DAC种类很多：权电阻型倒T型电阻网络权电流型权电容网络 基本原理都是构造一组电流，电流大小与数字信号各位权值对应，将数字量等于1的位所对应的各股电流相加，最后转换为模拟电压信号。,7.9 模-数和数
22、-模转换器的仿真分析,8位电压输出型DAC的选取,7.9 模-数和数-模转换器的仿真分析,8位电压输出型DAC仿真,引脚含义：D0D7 二进制码输入端Output 模拟电压输出端Vref+-Vref-要转换的模拟电压范围，也是DAC满度输出电压,仿真：用电位器R1调节DAC满度输出电压,7.9 模-数和数-模转换器的仿真分析,8位电压输出型DAC仿真,仿真：（1）满度输出电压设定：先在DAC数码输入端全部加1,即11111111，调电位器使满度电压达到输出电压要求，本例中满度电压为10V（2）在输入端加二进制代码，电压表上读数。本例输入代码为01001001输出电压理论值：与仿真结果几乎一致。,
