半导体存储器和高速缓冲存储器.ppt

上传人:牧羊曲112 文档编号:5096339 上传时间:2023-06-03 格式:PPT 页数:60 大小:1.11MB
返回 下载 相关 举报
半导体存储器和高速缓冲存储器.ppt_第1页
第1页 / 共60页
半导体存储器和高速缓冲存储器.ppt_第2页
第2页 / 共60页
半导体存储器和高速缓冲存储器.ppt_第3页
第3页 / 共60页
半导体存储器和高速缓冲存储器.ppt_第4页
第4页 / 共60页
半导体存储器和高速缓冲存储器.ppt_第5页
第5页 / 共60页
点击查看更多>>
资源描述

《半导体存储器和高速缓冲存储器.ppt》由会员分享,可在线阅读,更多相关《半导体存储器和高速缓冲存储器.ppt(60页珍藏版)》请在三一办公上搜索。

1、1/46,一、存储系统概述二、随机存储器(RAM)三、只读存储器(ROM)四、存储器部件的组成与连接五、微机系统中的高速缓冲存储器(80 x86),第5讲 半导体存储器和高速缓冲存储器,2/46,本讲重点:掌握存储器的工作原理及存储器的扩展方法。本讲难点:存储器扩展方法:线选法和译码法。,第5讲 半导体存储器和高速缓冲存储器,3/46,存储器是计算机中存储信息的部件。它可以把需要CPU处理的程序和原始数据存储起来,处理时自动而连续地从存储器中取出程序中的指令并执行指令规定的操作。分为程序存储器和数据存储器两大类。,一、存储系统概述,4/46,1.半导体存储器的分类,5/46,(1)存储容量:存

2、储器芯片上能存储的二进制数的位数。芯片的存储容量存储单元数存储单元的位数 2MN M:芯片的地址线根数;N:芯片的数据线根数,2.存储器的主要技术指标,6/46,解:该芯片上有1024个存储单元,每个单元内可存储一位二进制数。地址线根数M为10;数据线根数 为1在存储容量的表示方法中,常常用到KB、MB、GB等,其关系为:1KB=210B=1024B,1MB=210KB=1024KB,1GB=210MB=1024MB。,【例】某存储芯片容量为10241,其容量为多少?,7/46,(2)存取速度:一般用下面的两个参数描述 存取时间(Access Time):用TA表示,指从存取命令发出到操作完成

3、所经历的时间。存取周期(Access Cycle),用TAC表示,指两次存储器访问所允许的最小时间间隔。因为该时间包括了数据存取的准备和稳定时间,所以,TAC比TA稍大。该参数常常表示为读周期TRC或写周期TWC,而TAC是它们的统称。(3)功耗:芯片在正常工作时所消耗的电功率。由“维持功率”和“操作功率”两部分组成。维持功率:是指存储芯片未被选中工作时所消耗的电能。操作功率:是指存储芯片被选中工作时所消耗的电能。,2.半导体存储器的性能指标,首页,8/46,二、随机存储器(RAM),分为静态RAM和动态RAM两种。用来保存数据。常用的静态RAM芯片有6116,6264,62256等。,常用静

4、态RAM芯片的管脚配置图,9/46,10/46,11/46,12/46,13/46,14/46,15/46,管脚,管脚,首页,16/46,17/46,18/46,19/46,20/46,21/46,22/46,三、只读存储器(ROM),28引脚EPROM芯片管脚配置,常用EPROM芯片有:2716、2732、2764、27128、27256、27512,1.EPROM芯片,23/46,2716功能表,24/46,2764功能表,25/46,2.EEPROM,当前EEPROM有两类产品。一类是并行传送数据,称并行EEPROM;这类芯片具有较高的传送速率,如Intel的2817A(2K8位);另一

5、类是串行传送数据,称串行EEPROM;这类芯片只用少数几个引脚来传送地址和数据,使引脚数、芯片体积和功耗大为减少,如AT24C16(2K8位)。AT24C16只有8个引脚,支持I2C串行接口。,26/46,EEPROM芯片2817A,27/46,EEPROM芯片2864A,28/46,四、存储器与微处理器的连接,本节要求:了解存储器地址分配的概念;掌握位扩展和字扩展的方法;掌握片选信号产生的两种方法:线选法和译码法;本节是全讲的重点。,29/46,1.存储器地址分配,存储器地址分配配置微机内存时,往往要选择若干个存储器芯片才能达到容量要求。这些选择好的存储器芯片如何同CPU有效地连接并能有效地

6、寻址,就存在一个存储器的地址分配问题。例如,IBM PC/XT的内存地址分配情况如下图所示。它是将ROM安排在高端,而把RAM安排在低端。,30/46,IPM PC/XT 存储器地址分配,31/46,2.位扩展和字扩展,用多片存储芯片构成一个需要的内存空间,它们在整个内存中占据不同的地址范围,任一时刻仅有一片(或一组)被选中存储器的扩展。,位扩展字扩展字位扩展,32/46,位扩展,存储器的存储容量等于:单元数每单元的位数当构成内存的存储器芯片的字长小于内存单元的字长时,就要进行位扩展,使每个单元的字长满足要求。位扩展方法:将每片的地址线、控制线并联,数据线分别引出。位扩展特点:存储器的单元数不

7、变,位数增加,33/46,位扩展举例,【例】用27256 EPROM芯片扩展字长为32位的存储器。分析:一片27256字长为8位,扩展到32位共需4片。,34/46,字扩展,地址空间的扩展。芯片每个单元中的字长满足,但单元数不满足。扩展原则:每个芯片的地址线、数据线、控制线并联,仅片选端分别引出,以实现每个芯片占据不同的地址范围。,35/46,字扩展举例,【例】用27256 EPROM芯片扩展64K的存储器数据线为8位。分析:一片27256容量为32K,扩展到64K共需2片。,36/46,字位扩展,根据内存容量及芯片容量确定所需存储芯片数进行位扩展以满足字长要求进行字扩展以满足容量要求若已有存

8、储芯片的容量为LK,要构成容量为M N的存储器,需要的芯片数为:(M/L)(N/K)通常把N/K后的数据称为芯片组数。,37/46,字位扩展举例(1),【例】若用4K1位的RAM芯片组成16K8位的存储器,需要多少芯片?A19A0地址线中哪些参与片内寻址?哪些作为芯片组的片选信号?,答:数据线从1位扩展到8位,要进行位扩展。位扩展需8/1=8片。每8片称为一个芯片组。芯片容量从4K扩展到16K,要进行字扩展,需16/4=4组芯片。所以总共需4*8=32片芯片。A9A0地址线参与片内寻址,A19A10可作为片选信号。,38/46,字位扩展举例(2),【例】使用下列RAM组成所需的存储容量,各需多

9、少片RAM芯片?各需多少个RAM芯片组?共需多少寻址线?每块芯片需多少寻址线?(1)5124位芯片,组成8K8位的存储容量;(2)10241位芯片,组成32K8位的存储容量。,答:()需 片RAM芯片;需16个RAM芯片组;共需13根寻址线;每块芯片需9根寻址线。()需 片RAM芯片;需32个RAM芯片组;共需15根地址线;每块芯片需10根地址线。,39/46,CPU发出的地址信号必须实现两种选择,首先是对存储器芯片的选择,使相关芯片的片选端CS为有效,这称为片选;然后在选中的芯片内部再选择某一存储单元,这称为字选。片选信号和字选信号均由CPU发出的地址信号经译码电路产生。片选信号由存储器芯片

10、的外部译码电路产生,这是需要自行设计的部分;字选信号由存储器芯片的内部译码电路产生,这部分译码电路不需用户设计。片选信号产生常用的两种方法是:线选法和译码法。,3.片选信号的连接,40/46,(1)线选法,当存储器容量不大,所使用的存储芯片数量不多,而CPU寻址空间远远大于存储器容量时,可用高位地址线直接作为存储芯片的片选信号,每一根地址线选通一块芯片,这种方法称为线选法。线选法特点:连接简单,片选信号的产生,不需复杂的逻辑电路。只用一条地址线与/MREQ的简单组合就可产生有效的/CS信号。但会产生地址重叠和地址不连续的问题。,41/46,线选法举例(1),【例】某一计算机,共有16条地址线,

11、现接入1KB的RAM和1KB的ROM,由此可以确定,当地址范围要求如下图所示时,字选线为10条,可用A0A9充当,若用A10作片选,则RAM和ROM的地址为图中的第一组;若用A11作片选,地址范围如图中的第二组。从图可知,A11作片选时,RAM和ROM的地址已不连续。,42/46,线选法地址分配表(1),43/46,例6.4:某微机系统有16根地址线,用线选法扩充4片1K存储器。,(1)1KBCS,(2)1KBCS,(3)1KBCS,(3)1KBCS,1,1,1,1,A0A9,图6.3 线选结构示意图,线选法举例(2),44/46,线选法地址分配表(2),45/46,用全部的高位地址信号作为译

12、码信号,使得存储器芯片的每一个单元都占据一个惟一的内存地址。优点:可实现地址连续,可以译出更多的有效片选地址;缺点:硬件电路较复杂。常用译码器:74SL138(3-8译码器)、74LS139(双2-4译码器)等。,(2)全译码法,46/46,74LS138 和74LS139译码器引脚配置图,47/46,74LS138真值表,48/46,【例】某计算机共有16条地址线,需扩充12KB存储系统,其中低8KB为EPROM,高4KB为RAM。存储器扩充如左图所示。,译码法举例,49/46,采用全译码的存储器系统的地址分配表,50/46,本节小结,位扩展:字长不够时进行的扩展,即数据线的扩展;字扩展:容

13、量不够时进行的扩展,即地址线的扩展;字位扩展:数据线和地址线都进行的扩展。若已有存储芯片的容量为LK,要构成容量为M N的存储器,需要的芯片数为:(M/L)(N/K)线选法:用高位地址线直接作为片选线。简单,但有地址重叠和地址不连续的问题。译码法:将高位地址线全部用于片选。需要译码器,但可保证每一个地址的唯一性。,首页,51/46,4.80 x86的存储系统,主要内容:8086存储器的组织模式,奇库和偶库的概念;8086和8088存储器的连接方式。,52/46,8086 CPU在组织1MB的存储器时,其空间实际上被分成两个512KB的存储体(或称为存储库),分别叫做高位库和低位库。高位库与80

14、86数据总线中的D15D8相连,库中每个地址均为奇数;低位库与数据总线中的D7D0相连,库中每个地址均为偶数。8086存储器的组织模式如下图所示。,(1)8086存储系统,53/46,16位微机系统的内存组织,MOV AL,2000H;A0=0且/BHE=1,按字节访问偶地址,数据在D7D0传输。MOV BL,2001H;A0=1且/BHE=0,按字节访问奇地址,数据在D15D7传输。MOV AX,2002H;A0=0且/BHE=0,按规则字同时访问两个存储体,数据在D15D0传输,需一个总线周期。MOV BX,2003H;按非规则字分时访问两个存储体,需两个总线周期。,8086访问存储器示意

15、,1000H:2000H,1000H:2001H,1000H:2002H,1000H:2003H,1000H:2004H,规则字,规则字,非规则字,55/46,【例】设某微机系统必须扩展内存芯片RAM 32KB,扩充内存空间为10000H开始的连续存储区。存储芯片采用16K8的RAM芯片,扩展到16K16位。CPU为8086(1)试画出存储器连线结构图。(2)写出各RAM的所在地址空间。分析:8086地址线为20条,数据线16条,需要由信号/BHE、A0来分别选择奇、偶地址,组成16位数据。,8086存储系统举例,56/46,解:(1)共需要芯片(16K16)/(16K8)=2片(2)总容量所

16、占地址为15条,片内地址线数14条。(3)由内存起始地址10000H,及单片RAM的存储容量16K8,可得出其编址情况如下:,8086存储系统举例分析,57/46,8086存储器连接地址分配表,58/46,8086存储器连接电路图,59/46,本节小结,本节主要介绍了8086存储器的组织模式。8086有20根地址线和16根数据线,其1MB存储器分为两个512KB的存储体,分别叫做高位库(奇库)和低位库(偶库)。分别用/BHE和A0来作为库的选择线。实际连接时要主要片内地址线要从A1开始选择。,首页,60/46,本讲小结,本讲主要介绍了存储器的基本概念和存储系统的扩充方式。重点掌握存储器的字扩展、位扩展和字位扩展的方法。重点掌握片选信号的两种连接方法:线选法和译码法。了解8086存储器的扩充方法,注意8086存储器扩展时有奇库和偶库之分。,作业:P202 12,13,14,15,首页,

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 生活休闲 > 在线阅读


备案号:宁ICP备20000045号-2

经营许可证:宁B2-20210002

宁公网安备 64010402000987号