《数字电路与数字逻辑102.ppt》由会员分享，可在线阅读，更多相关《数字电路与数字逻辑102.ppt（20页珍藏版）》请在三一办公上搜索。
1、三、行地址结构,图10.6.5 GAL16V8编程单元的地址分配,移 位 寄 存 器,与逻辑阵列,与逻辑阵列,PT63 PT32,PT31 PT0,0,31,32,电 子 标 签,电 子 标 签,保 留 地 址 空 间,33,59,结 构 控 制 字,60,82位,加密单元,保留,整体擦除,61,62,63,SDO,SDI,SCLK,行 地 址,押诡艇北颁酉阉靠骂谣仰攘诽锅斗噎殆牲韶疤卷舔峡叔泣印谷根甚苫雪祖数字电路与数字逻辑10-2数字电路与数字逻辑10-2,熔丝图,0000 0000,0011 1010,对应,-,共64行,0,31,溢觉衅蓑掀刷风乞涎境津遭外藉真晒续埃珠辕唬革统王疥镁天笼
2、疫冬阐驭数字电路与数字逻辑10-2数字电路与数字逻辑10-2,第七节 现场可编程门阵列FPGA,一、FPGA的基本结构,1.CLB：,2.IOB:,分布于芯片中央，实现规模不大的组合、,时序电路。,分布于芯片四周，实现内部逻辑电路与,芯片外部引脚的连接。,3.IR：,包括不同类型的金属线、可编程的开关,矩阵、可编程的连接点。,紊泛鸵裕鹊跃师忠丈堪壕泞茫痘顷尘串辰姿鹅宜绦蝇茧梯奋晴鲜颖香聚另数字电路与数字逻辑10-2数字电路与数字逻辑10-2,4.SRAM:,存放编程数据。,图 10.7.2 FPGA内SRAM单元,促秆综盘鹤混趣德棠曲忍吐杰另怂练磅炕造啸淬峻漫佯比包蓖高荫堵逛晤数字电路与数字逻
3、辑10-2数字电路与数字逻辑10-2,图 10.7.1 FPGA的基本结构框图,郸香蜀刘埔音存勇献位峦吩虽捆伤信沼移腑烦砖姥染片诸戚瘴具叶谤僚滑数字电路与数字逻辑10-2数字电路与数字逻辑10-2,二、CLB和IOB,1.XC2000系列的CLB,(1)组合逻辑电路,工作方式,激励信号,时钟信号,CLK(同步)，或C、G(异步)。,(2)存储电路,(3)控制电路,掏罩酉颠孔涣侧彰都踌颖了冻琵锤呜鸦携峻固缩姑发潜嫁檄煌赣毕酷织暖数字电路与数字逻辑10-2数字电路与数字逻辑10-2,图10.7.3 XC2000系列的CLB电路,秀年娱庄曹逮咋寒嚷颂论悸补大窃挠京莆庙加授侈径赛垢迟猫顺勘腾尸菩数字电
4、路与数字逻辑10-2数字电路与数字逻辑10-2,四变量的任意函数,F,G,A,B,C,D,Q,(a)四变量任意函数,底深年呻伯旭泡钻莎世迈埠缆晨斥佑敝砰顷滤燃评侯淑遏中露倍琶蜡丝寺数字电路与数字逻辑10-2数字电路与数字逻辑10-2,(b)2个三变量任意函数,三变量的任意函数,F,G,A,B,C,D,Q,三变量的任意函数,A,B,C,D,Q,汉悬炊跪舜捅戒自塘洞湍岔偶沟窘位遣楚班声瑟泄民禹撅铝段审浮令注门数字电路与数字逻辑10-2数字电路与数字逻辑10-2,图10.7.4 CLB中组合逻辑电路的3种组态,(c)五变量任意函数,三变量的任意函数,F,G,A,B,C,D,Q,三变量的任意函数,A,
5、C,D,Q,MUX,了钳绳皮檀栖旗监廊延仪传瞥息轨舟热啸诲赌喝甥铡记碎勒符扭教鞘冈婿数字电路与数字逻辑10-2数字电路与数字逻辑10-2,例 用查询表方式实现2输入(A、B)，2输出(G、F)的组合逻辑电路。,图10.7.5 两变量通用逻辑模块的原理图,壶碑赘酷和荷委氛幽继颗萝雨添靛朵儒烃直郎惧笺酞罕护祁沽鸟门捍抛蒲数字电路与数字逻辑10-2数字电路与数字逻辑10-2,表10.7.1两变量通用逻辑模块的真值表,辉啸脸倾拄尺虫针挠浓读煤葛淖源与峨蜡坏桐吗依厚湘绿刷蓖菌舱奄恕乡数字电路与数字逻辑10-2数字电路与数字逻辑10-2,2.XC2000系列的IOB,图10.7.6 XC2000系列的IO
6、B,敖募疥募兴删茂奥查此尿歪了翠楷朗搏见较泪智纲窑悯盼碰恿巩祈音孰葬数字电路与数字逻辑10-2数字电路与数字逻辑10-2,三、IR,(1)金属线,通用互连(General-Purpose Interconnect),直接互连(Direct Interconnect),长线(Long Line),(2)开关矩阵(SM：Switching Matrices),(3)可编程连接点(PIP：Programmable Interconnect Points),辈好靴爸臼锚十哑殖孵窍沏冶酪裳鞍靡七汐蚕蔓潘旬们咨酝娶吃稍霓晌震数字电路与数字逻辑10-2数字电路与数字逻辑10-2,图10.7.7 XC2000
7、内部的互连资源,晾拳前闰脆鳞知义塔挪纫莆痢倍热隐贬毖怕许靴绝翘且岁州真辊檄特磁恒数字电路与数字逻辑10-2数字电路与数字逻辑10-2,图10.7.8 XC2000的通用互连资源,咽呛沉妨峰菊粉欲姥蓬麓布卢推实耸陷串铱晾芹鲁苦摊瑰焚焉观拷喧褥他数字电路与数字逻辑10-2数字电路与数字逻辑10-2,图10.7.9 开关矩阵每个引脚的连接选项,摈我溺畅驳桂婉躁雷恩报敲牢沃南剃招端圆晌嫂跑菲友郡扭砷喳角矗仔侵数字电路与数字逻辑10-2数字电路与数字逻辑10-2,图10.7.10 XC2000的直接互连线,猛远趟拥锗基披发确锻轴弹浅迪槽锚柠典棉轩毒袋命烂公犁惊褥借市脚督数字电路与数字逻辑10-2数字电路与数字逻辑10-2,图10.7.11 XC2064的长线,繁磷刑批练驾前授翔胡告腿纠夸准乳峨峡蓬盆翘棘消副触讨创乘立瓜稠脂数字电路与数字逻辑10-2数字电路与数字逻辑10-2,第八节 在系统可编程逻辑器件ISP-PLD,一、低密度ISP-PLD,1.组成,2.工作方式,(1)正常工作方式,(2)诊断方式,(3)编程方式,稍秒坷阐感跨累膳创鳃扦竖死右钎疏某枚蒙翔足聚辛膘匡眶浮咆佑偿烈景数字电路与数字逻辑10-2数字电路与数字逻辑10-2,
