第十输入输出系统.ppt

《第十输入输出系统.ppt》由会员分享，可在线阅读，更多相关《第十输入输出系统.ppt（75页珍藏版）》请在三一办公上搜索。

1、第十章 输入输出系统,10.1 I/O系统概述10.2 程序中断输入输出方式10.3 DMA输入输出方式10.4 通道控制方式和外围处理机方式10.5 总线结构,10.1 输入输出(I/O)系统概述,1.输入输出系统外部设备-输入输出设备和辅助存储器外设与主机之间的控制部件（设备控制器 设备适配器或接口）2.系统总线 主机与外设传送数据的通道,接口与主机、外设间的连接,2.控制器/接口的功能,数据传送控制实现主机和外设的数据传送控制 数据传输中的同步问题同步控制电路 程序直接控制、中断控制、DMA、通道、外围处理机进行地址译码和设备选择 CPU送来选择外设的地址码后，接口必须对地址进行译码以产

2、生设备选择信息，使主机能和指定外设交换信息。,输入输出设备的编址,设备号或设备代码 为了CPU便于对I/O设备进行寻址和选择，必须给众多的I/O设备进行编址.CPU对I/O设备下达命令方式分两种寻址方法：(1)单独编址-专设I/O指令 指令的地址码字段指出输入输出设备的设备代码。(2)统一编址-利用访存指令完成I/O功能 当访问到主存地址，即访问I/O设备寄存器。,实现数据缓冲 解决主机同外围设备之间的速度匹配。在传送过程中，先将数据送入数据缓冲寄存器，然后再送到目的设备(输出)或主机(输入)。据格式的变换按照数据传送的宽度-并行和串行接口。接口要完成数据格式的串并变换 并行接口-设备和接口将

3、一个字节/字所有位同时传送。串行接口-设备和接口间的数据是按位串行传送的，而接口和主机之间是按字节或字并行传送。,传递控制命令和状态信息 CPU通过接口中命令寄存器向外设发出启动命令；busy和ready信号（6）电平匹配,3.控制器/接口的基本组成,接口中要分别传送数据信息、控制信息和状态信息，这些信息都通过数据总线分时传送至专用寄存器中。接口 数据端口、命令端口和状态端口。端口 接口电路中可以被CPU直接访问的寄存器，若干个端口加上相应的控制逻辑电路才组成接口。,4.I/O设备数据传送控制方式,程序直接控制(programed direct control)程序中断传送(program i

4、nterrupt transfer)直接存储器存取(direct memory access,DMA)I/O通道控制(I/O channel control)外围处理机(peripheral processor unit,PPU),1.程序直接控制方式,完全通过程序来控制主机和外围设备之间的信息传送。通常在用户的程序中安排一段由输入输出指令和其他指令所组成的程序段直接控制外围设备的工作。程序查询方式-检测“完成”状态标志。控制和硬件实现方式简单 外设和主机及各外设之间不能同时工作，系统效率很低,多用于单片机.,2.程序中断传送方式,中断是外围设备用来“主动”通知CPU，准备送出 输入数据或接收

5、输出数据的一种方法。一定程度上实现了CPU和外围设备的并行工作 提高了计算机系统的工作效率实现了外围设备的并行工作 CPU按优先级响应多个I/O设备的中断请求硬件结构相对复杂一些，服务开销时间较大 一般适用于随机出现的服务,3.直接存储器存取方式,在外围设备和主存之间开辟直接的数据传送通路适用于内存和高速外围设备之间大批数据交换 CPU只进行预处理和后处理 数据传送由I/O系统中增设的DMA控制器完成 传送数据的主存地址和需要传送数据的计数值特点:数据传送速度很高 传送速率仅受到内存访问时间的限制 主存储器被并行工作的CPU和I/O子系统所共享,3.直接存储器存取方式,DMA的不足：对外围设备

6、的管理和某些操作仍然需要cpu承担大中型计算机系统中，系统所配的外设种类多，数量大，对外设的管理和控制任务重。多个DMA同时使用时，容易引起共享主存冲突。,4.I/O通道控制方式,通道从属于cpu的一个专用I/O处理器 能独立地执行用通道命令编写的I/O控制程序，产生相应的控制信号，继而完成I/O过程。非独立处理器,需CPU协助完成任务。提高了CPU的工作效率,硬件复杂。现代计算机组织向功能分布方向发展,图10.1 具有CH的系统结构,4.I/O通道控制方式,通道的缺点要在cpu的I/O指令控制下工作。某些操作仍然必须由cpu来完成码制转换、数据检错纠错,5.外围处理机方式,基本独立于主机工作

7、,结构接近一般处理机 甚至是一般小型通用计算机或微机。可完成I/O通道所要完成的I/O控制，还可完成码制变换、格式处理、数据块的检错、纠错等操作。使计算机系统结构质变 功能集中式发展为功能分散的分布式系统,10.2 程序中断输入输出方式,一.中断的作用、产生和影响1.程序中断：计算机执行现行程序的过程中，出现某些急需处理的异常情况和特殊请求，CPU暂时中止现行程序，而转去对随机发生的更紧迫的事件进行处理，在处理完后，CPU将返回原来的程序继续执行。中断的处理过程实际上是程序的切换过程保护/恢复断点和保护现场等中断的辅助操作中断系统是计算机实现中断功能的软、硬件总称。程序中断与调用子程序的区别,

8、图10.2 CPU与打印机并行工作时间图,主机与设备并行工作原理,2.中断的作用CPU与多个I/O设备并行工作处理计算机运行中机器故障提供人机联系实现多道程序和分时操作实现实时处理实现应用程序和操作系统的联系网络级多处理机系统各处理机间的联系,3.有关中断的产生和响应的概念,(1)中断源 引起中断的事件，即发出中断请求的来源，称为中断源。中断源的种类 外中断 I/O设备、定时钟等来自处理机外部设备的中断，内中断 处理器硬件故障或程序“出错”引起的中断。中断触发器 当中断触发器为“1”时，向CPU发出“中断请求”信号。多个中断触发器构成中断寄存器,内容为中断字或中断码。,(2)允许中断和禁止中断

9、,禁止中断 产生中断源后，由于某种条件的存在，CPU不能中止现行 程序的执行，称为禁止中断。中断允许触发器“1”状态,允许响应中断；“0”状态,禁止响应中断。通过“开中断”或“关中断”指令来置位、复位。,(3)中断屏蔽与优先级,中断级 一般把所有中断按不同的类别分为若干级，在同一级中还可以有多个中断源。优先权 指有多个中断同时发生时，要把全部中断源按中断性质和 处理的轻重缓急进行排队，安排各个中断响应的优先次序。先按中断级确定优先次序，后在同一级内再确定各个中断源的优先权。,中断屏蔽 当产生中断请求后，用程序方式有选择地封锁部分中断，而允许其余部分中断仍得到响应，称为中断屏蔽。中断屏蔽触发器

10、每个中断源设置一个中断屏蔽触发器来屏蔽其中断请求.触发器置1，对应的设备中断被封锁;置“0”，允许响应。中断屏蔽寄存器 可改变原先的优先级 可屏蔽中断和非屏蔽中断,CPU响应中断的条件,中断源请求中断CPU允许中断3.申请中断的中断源 未被屏蔽4.必须完成当前机器指令5.申请中断的中断源 是当时最高级别,二.中断处理,1.中断处理过程(1)关中断 进入不可再次响应中断的状态，由硬件实现。(2)保存断点和现场 断点:程序计数器PC中的内容 现场信息:程序状态字，某些寄存器的内容。(3)判别中断源，转向中断服务程序。,(4)开中断。将允许更高级中断请求得到响应，实现中断嵌套。(5)执行中断服务程序

11、(6)退出中断。在退出时，又应进入不可中断状态，即关中断，恢复现场、恢复断点，然后开中断，返回原程序执行。“中断隐指令”进入中断时执行的关中断、保存断点等操作一般是由硬件 实现的，它类似于一条指令，但不能被编写在程序中。,一次中断处理 两关 两开,2.判别中断源,软件和硬件确定中断源(1)查询法 由测试程序按一定优先排队次序检查各个设备的中断触 发器或中断标志(2)串行排队链法 由硬件确定中断源,串行排队判优先线路。,2.判别中断源,向量中断当CPU响应中断时，由硬件直接产生一个固定的地址(即向量地址)，由向量地址指出每个中断源设备的中断服务程序入口。,1000,CPU,用户程序,中断服务程序

12、2,中断服务程序3,外设1,外设1,外设1,4567,中断服务程序1,2300,10002300 4567,000000040008,多重中断 指在处理某一个中断过程又发生了新的中断请求，从而中断该服务程序的执行，又转去进行新的中断处理。这种重叠处理中断的现象又称为中断嵌套。抢先式、非抢先式,3.多级中断处理,10.3 DMA输入输出方式,一。DMA的基本概念 DMA方式的必要性 DMA方式 在外设和主存之间开辟一条“直接数据通道”，在不需要 CPU干预，也不需要软件介入的情况下在两者之间进行的 高速数据传送方式。DMA控制器 在DMA传送方式中，对数据传送过程进行控制的硬件。,专用DMA方式

13、通用DMA方式,两种DMA方式,外设与CPU共享主存和总线；DMA控制器直接管理数据块传送 主存地址的确定、传送数据的计数等都由硬件电路直接实现；主存中要开辟专用缓冲区，及时供给和接收外设的数据；DMA传送速度快，CPU和外设并行工作，提高了系统的效率。DMA在传送开始前要通过程序进行预处理，结束后要通过中断方式进行后处理。,DMA方式的特点,二、DMA控制器的基本组成,采用DMA控制方式的外围设备与系统总线之间的接口电路包括多个设备寄存器、中断控制和DMA控制逻辑等。,设备寄存器DMA控制器中主要的寄存器有：(1)主存地址寄存器(MAR)其初始值为主存缓冲区的首地址，在传送前由程序送入。(2

14、)外围设备地址寄存器(ADR)存放I/O设备的设备码或表示设备信息存储区的寻址信息。(3)字数计数器(WC)对传送数据的总字数进行统计。(4)数据缓冲寄存器(DBR)暂存I/O设备与主存传送的数据。(5)控制与状态寄存器(CSR)存放控制字和状态字。,接受外设发出的DMA请求，向CPU发出总线请求；CPU响应此总线请求，发出总线响应信号后，DMA接管对总线的控制，进入DMA操作周期；确定传送数据的主存单元地址及传送长度，并能自动修改主存地址计数值和传送长度计数值；规定数据在主存与外设之间的传送方向，发出读写或其他控制信号，并执行数据传送的操作。向CPU报告DMA操作的结束。,DMA控制器的功能

15、,中断方式是程序切换，需要保护和恢复现场；而DMA方式除了开始和结尾时，不占用CPU的任何资源。对中断请求的响应时间只能发生在每条指令执行完毕时；而对DMA请求的响应时间可以发生在每个机器周期结束时。图8-19 两种请求的响应时刻比较,思考：DMA和中断的区别,中断传送过程需要CPU的干预；而DMA传送过程不需要CPU的干预，故数据传输速率非常高，适合于高速外设的成组数据传送。DMA请求的优先级高于中断请求。中断方式具有对异常事件的处理能力，而DMA方式仅局限于完成传送数据块的I/O操作。,10.4 通道控制方式和外围处理机方式,在大、中型计算机中，外设配置多，数据传送频繁，如仍采用 DMA

16、方式存在下述问题：为外设都配置专用的 DMA 控制器，将增加硬件，因而提高成本。要解决 DMA 同时访问主存的冲突，使控制复杂化。采用 DMA 传送方式的众多外设均直接由 CPU 管理控制，由 CPU 进行初始化，会占用更多的 CPU 时间，而且频繁的周期挪用会降低 CPU 执行程序的效率。,1.I/O通道的基本概念,I/O channel计算机系统中代替 CPU管理控制外设的独立部件;一种能执行有限 I/O 指令的 I/O 处理机.通道通过执行通道程序实施对 I/O 系统的统一管理和控制.,四级连接方式:主机通道设备控制器IO 设备,2.Channel方式与DMA方式的区别,DMA控制器通过

17、硬件控制逻辑来实现对数据传送的控制；DMA控制器只能控制一台或少数几台同类设备；,通道则是一个具有专用功能的处理器，它具有自己的指令和程序，通过执行通道程序来实现对数据传送的控制，故通道具有更强的独立处理数据输入输出的功能。一个通道则可以同时控制许多台同类或不同类的设备。,3.通道的功能,通道除了承担 DMA 的全部功能外，还承担了设备控制器的初始化工作及程序中断功能.通过使用通道指令控制设备控制器进行数据传送操作，CPU是通过执行I/O指令以及处理来自通道的中断，实现对通道的管理。来自通道的中断有两种，数据传送结束中断和故障中断。,4.通道的类型,1.字节多路通道(multiplexor c

18、hannel)一种简单的共享通道，各个设备分时轮巡输出一个字节.可服务于多台低速和中速面向字符的外围设备。2.选择通道 又称高速通道，在物理上它可以连接多个设备，但设备不 能同时工作，在某一段时间内通道只能选择一个设备。主要用于连接高速外围设备，信息以成组方式高速传输。,字节多路通道传送方式示意图,字节多路通道传送方式,选择通道传送方式示意图,选择通道传送方式,3.数组多路通道传输方式成组地传送数据通道传输效率数据传输速率高但是控制电路复杂,数组多路通道传送方式示意图,数组多路通道传送方式,Ai、Bi为块,图10.11 IBM4300系统的IO结构,5.I/O处理机和外围处理机,IOP-inp

19、ut output processor IOP 可以和CPU并行工作，同共享主存进行通信;提供高速的 DMA 处理能力，实现数据的高速传送。还提供数据的变换、搜索和字装配分拆能力。不是一台独立的计算机。PPU-peripheral processor unit 外围处理机结构更接近于一般处理机 基本上是独立于主处理机工作 应用于大型高效率的计算机系统中。,分布式系统,10.5 总线结构,总线的概念 各模块之间传送信息的通路称为总线。一组为多个部件分时,共享的公共信息传送线路。共享:指总线上可以挂接多个部件，各个部件之间相互交 换的信息都可以通过这组公共线路传送；分时:指同一时刻总线上只能传送一

20、个部件发送的信息，如果系统中有多个部件，不能同时使用总线的。总线是从两个或两个以上源部件传送信息到一个或多个部 件的一组传输线。,总线标准,为便于不同厂家生产的模块能灵活构成系统正式标准 IEEE 或 CCITT等国际组织正式确定和承认工业标准 由某一厂家提出又得到其他厂家广泛使用的制造标准标准的内容：对插件引线的几何尺寸、引线数、各引线的定义、时序及电气参数等都作出明确规定，这对子系统的设计和功能的扩充都带来了方便。,总线的分类,CPU内部总线 系统总线 计算机系统内各功能部件之间相互连接的总线。ISA 总线、EISA总线和 PCI 总线等。外部总线 计算机系统之间或系统与外设互连的通信总线

21、。EIA-RS232C 串行总线和 IEEE-488 并行总线等。,总线类型,1.单总线 所有模块都连接到单一总线上。总线类型有地址线、数据线、控制线和电源/地线.结构简单便于扩充,但不利提高系统效率和并行性.2.多总线 将速度较低的 I/O 设备从总线上分出去，形成系统总线与 I/O 总线分开的双总线结构 三总线结构.,单总线结构计算机双总线结构计算机,总线组成,总线判优 或 仲裁逻辑总线通信：同步、异步 出错处理部分：纠错或请求中断总线驱动器：三态门,总线通信方式,同步通信 在同步方式下，通信双方由统一的时钟控制数据的传送，时钟通常由 CPU 发出并送到总线上的所有部件。特点:实现简单,可

22、靠性和灵活性差.异步通信 利用数据发送部件和接收部件之间的相互“握手”信号来实现总线数据传送的方式称作异步通信方式。特点:灵活可靠,过程复杂.,常用微机总线,1.ISA 总线 工业标准总线(Industrial Standard Architecture)IBM的PC系列微机制定的总线标准。ISA-8/XT 总线适用于 8088的 IBM PCXT 微机系统 ISA-16/AT 总线适用于 80286的IBM PCAT系统 ISA总线的最大传输率为5MB/s,常用微机总线,2.EISA 总线 扩充工业标准(Extended Industrial Standard Architecture)32

23、位总线标准EISA 与ISA 兼容 和公开性 DMA采用成组传送(burst)传输率可达33MBs,3.VESA总线,VESA(Video Electronics Standards Association)总线“视频电子标准协会”于1991年推出的32位局部总线，把显卡网卡等通过局部总线控制器与CPU总线相连，数据传输率最大为132MB/s,最高工作频率33MHz.低速的I/O设备，仍通过ISA总线控制器,构成的系统是VESA和ISA两种总线的结合。兼容性较差,适合使用于80486系统中。,4.PCI总线,外围部件互连总线PCI(peripheral component interconne

24、ct)Intel公司推出用于Pentium芯片的PCI V1.0和V2.1规范，一种同步且独立于处理器的32位/64位局部总线.PCI V1.0支持33MHz工作频率，最大传输率为132MB/s；V2.1支持的66MHz频率,传输率为264MB/s528MB/s。P&P即插即用,Pentium三级总线原理图,存储/系统总线,高速I/O设备总线,低速/扩展总线,PCI Express,PCI Express是新一代的总线接口PCI Express采用了目前业内流行的点对点串行连接，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率。PCI Expres

25、s的接口根据总线位宽不同而有所差异，包括1X、4X、8X以及16X。PCI-E 16X，能够提供上行、下行2 X 4GB/s的带宽，远远超过AGP 8X的2.1GB/s的带宽。,10.6 外设接口,1.IDE(integrated drive electronics)IDE接口是在微机中广泛应用的接口 IBM PC/AT上使用的ATA接口 增强型IDE(EIDE)标准2.SCSI(small computer system interface)小型计算机系统接口 当前最流行的小型机和微型机的外部设备接口标准,速度匹配电平和格式转换控制与状态,3.USB接口,USB(Universal Seri

26、al Bus)Intel 公司开发的通用串行总线架构是一种通用万能插口.可以将一些USB外设进行HUB方式的串接4.1394串行接口标准数字音频、视频设备基于IEEE 1394的家庭网络标准。IEEE 1394-1995的基础上发展传输速率最高可达3.2Gb/s的IEEE 1394b产品。,5.AGP接口,AGP(accelerated graphics port)接口标准。可把主存和显存直接连接起来，其总线宽度为32位，时钟频率为66MHz，最高传输率为528Mb/s。6.PCMCIA接口 personal computer memory card international association 广泛应用于笔记本中的一种接口标准，一个小型的用于扩展功能的插槽 常用来插上存储器(Flash Memory)卡或Fax/Modem卡。,