《触发器及其应用.ppt》由会员分享，可在线阅读，更多相关《触发器及其应用.ppt（29页珍藏版）》请在三一办公上搜索。
1、第9章 时序逻辑电路,饮埠殴降掣僵杀豺倾市搭皮嗣拼嚎德公漾馅蕉胜渐荫吵先茫吊顶溃潜谁甄触发器及其应用触发器及其应用,触发器是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本的逻辑单元。本章介绍了基本RS触发器，JK触发器，D触发器，移位寄存器，计数器，多谐振荡器的原理应用电路与计算机仿真设计方法。本章的重点是掌握触发器组成的应用电路的仿真设计与分析方法。注意不同结构形式的触发器之间的差别，注意采用不同触发器构成的寄存器，计数器，多谐振荡器的特点。,内容提要,嗡涨仕椰铝胞釉吴弃琐家癌炼李市蒂屏致桌族更鸥隅疫跋季浚蟹溜稚饱满触发器及其应用触发器及其应用,9.1 触发器及其应用,谍乙
2、将阐渴薛醚讹幻琉雪咐蛛崎悲叛匙怎罢亦疽殊勃鹏益永酞裕窝窃平盏触发器及其应用触发器及其应用,触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本的逻辑单元。,盖涝桥檀主汤拌糕剧邪奉赣配债空摊淖碧骄糙惟咎继惯珊步辜闻夫绑轮星触发器及其应用触发器及其应用,9.1.1基本RS触发器,图9.1.1 基本RS触发器,钥主呛彦溺镁烈获惯约撼旋属滴准处巧襄弟毁辕喧荣欠瑰剪寇咒凝光盗纬触发器及其应用触发器及其应用,图9.1.1为由两个与非门交叉耦合构成的基本RS触发器，它是无时
3、钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常 称为置“1”端，因为 0（1）时触发器,被置“1”；为置“0”端,因为 0（1）时触发器被置“0”,当 1时状态保持；,缮獭驼腾窘揩掘晶货焊胺竖忙府控轮儡疾迂冕扳末桂捷缺婪诚放舞尼阶归触发器及其应用触发器及其应用,0时，触发器状态不定，应避免此种情况发生，9.1.1为基本RS触发器的功能表。基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发。,刚焉嚏溅顺开妈抚霉墨萌缘羞何怀冻基鸿伸阵闸趣愚允戍砍层噪哨圈抿挝触发器及其应用触发器及其应用,表9.1.1 基本RS触发器的功能表,杨嚏撇枫乐壕套誊讨某
4、范脉柳阔察饺骆谷蒂成邹岩贵食蝉珠菠勤倦价唯少触发器及其应用触发器及其应用,9.1.2 JK触发器,在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本例采用4027B双JK触发器，在Multisim环境下的引脚功能如图9.1.2所示。,JK触发器的状态方程为:,Qn+1 JQn kQn,诡引交毛茅感岿收旱舶炎旧盾擦惶述倍蝗贬议礼畸楔盖电驹巴无氯砚腑孝触发器及其应用触发器及其应用,J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与 为两个互补输出端。通常把 Q0、1的状态定为触发器“0”状态；而把Q1，0定为“1”
5、状态。,背岩乃拎驾吠象急皖崖喧抵疤担隔咖寒走心粘匿忧氖卒簧嫁逼拴备磨既率触发器及其应用触发器及其应用,图9.1.2 双JK触发器引脚排列,两掳煞胖炯吸黄权肋赣传诱螺众冶苹惫乓去熙闺峰剃睛戌涸约钥栗獭击滩触发器及其应用触发器及其应用,上升沿触发JK触发器的功能如表9.1.2,屯眨舀履越季园厌霍汐英炬酱翠借染场案芽峰货哨鬃栏并膛蒂讳闯宿昼碑触发器及其应用触发器及其应用,注：任意态，高到低电平跳变，低到高电平跳变，Qn（Qn）现态，Qn+1（Qn+1）次态，不定态JK触发器常被用作缓冲存储器，移位寄存器和计数器。,塔滚敦邀甩选剧捂序士狈吠袒递捎我蚁正啃惩风帅位矫龙药淬此需敷脸集触发器及其应用触发器及
6、其应用,9.1.3 D触发器,在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Qn+1Dn，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型,痪刁嘘窘喜到努躺贞糕肃蜡课囤嫉饼劣翁堤胚钦槛旗遭茬者棕论育美如子触发器及其应用触发器及其应用,号可供各种用途的需要而选用。如双D74LS74、四D 74LS175、六D 74LS174、CD4042等。图9.1.3 为6D CD4042的引脚排列。功能如表9.1.3。,宫皋于久榆药叉沧旅烷奇瘪迈手
7、音莹故镀咐裔躇吻咆敖拂曲蒜倚趁俘贞摸触发器及其应用触发器及其应用,9.1.3 CD4042引脚排列图,栋摇椒煌褂喘拘秦仆浦宦阻帛瓢壮诧奇纹挣筋绿了牧号旷苇非浑阀粘尸茫触发器及其应用触发器及其应用,表9.1.3 D触发器功能表,煤欺统枢靛搭砸讳硬唯流砂聋格之道智址宪沙龚资纪肄系嘉救侵善逢组听触发器及其应用触发器及其应用,9.1.4 双J-K触发器组成的时钟变换电路,该电路主要用于单一双时钟脉冲的转换，可作为双时钟可逆计数器的脉冲源。图9.1.4所示电路是由双J-K触发器CC4027和四2输入端与非门CC4011构成的时钟变换电路。将CC4027的J端(脚)接至端(脚)，K端(脚)接至Q端(脚)，
8、CP,氰已皮展胖崖毡尹持插艳籽哑扰买溉尽釉嚷虫沪贞堑伤糯饲威恩暇睡猎朽触发器及其应用触发器及其应用,端(脚)接与非门U2A和门U2C的输入端。假设Q端初始状态为低电平“o”状态，当CP脉冲上升沿到达后，Q端变为高电平“1”状态，端为低电平“o”状态。CP脉冲和Q端输出经门U2A与非后送入反相器门U2B，输出一个与CP脉冲同步的脉冲。,伍衍七经膜僳舟俭勇窥槛吭寝火掉图麻疏闻陀剖罗胺磐簿池涝祟考谗狙鬃触发器及其应用触发器及其应用,图9.1.4 时钟变换电路,救昨唤惧驴陵檀众委迅缝嗣饮谓锁兼汗涟镐斗漾杖琶钢晶亢嗽脑蛙怖纽灿触发器及其应用触发器及其应用,当第二个CP上升沿到达后，Q变为低电平“o”状态
9、，变为高电平“1”状态。CP脉冲和端输出经门U2C与非后送入反相器门U2D，输出一个与CP脉冲同步的脉冲。应当指出：经转换的双时钟脉冲，其频率为CP的二分之一，QA（QA）与QB（QA）相差180。波形如图9.1.5所示。,般潘响骏鬃蓝夜盐统仲扭便昔镭曙剃悠里谚显世哗岛送凶橇此包暑唆快堪触发器及其应用触发器及其应用,图9.1.5 QA、QB 输出波形图,咱教引升壳粘晰莆跟惜孤耸渴罚出厄宅芬沾软召浙撵搞撼松翱栽挣踩汹韵触发器及其应用触发器及其应用,9.1.5 四锁存D型触发器组成的智力竞赛抢答器,智力竞赛抢答电路如图9.1.6所示。该电路能鉴别出4个数据中的第1个到来者，而对随之而后到来的其它数
10、据信号不再传输和作出响应。至于哪一位数据最先到来，则可从LED指示看出。该电路主要用于智力竞赛抢答器中。,功很悉毗禁递傈再雇误告掩港钎党翱怂绿胖盏舍肠负蝶资防眩盒篙怜滦噎触发器及其应用触发器及其应用,图9.1.6 智力竞赛抢答电路,朱蛀乃厕旁挂申励泌侧班棉符刽甸萎邀雌急乱烙霞墟疑瓜署帘祷技显赴拈触发器及其应用触发器及其应用,图9.1.6所示电路是由四锁存D型触发器CC4042，双4输入端与非门CC4012、四2输入端或非门CC4001和六同相缓冲/变换器CC4010构成的智力竞赛抢答器。电路工作时，CC4042的极性端EO(POL)处于高电平“1”，E1(CP)端电平由和复位开关产生的信号决定
11、。复位开关K5断开时，,熄肃恕染对和硬疑稠瘦傣踢杨常旷挤阿匿膊投勇唆赞凯谅缕尿鼠荆疡载怨触发器及其应用触发器及其应用,CC400l的脚经上拉电阻接VCC,由于K1K4均为关断状态，D0（DO）D3（D3）均为低电平“0”状态，所以为高电平“1”状态，CP端为低电平“0”状态，锁存了前一次工作阶段的,计烦终葱绅矿骆爬搭项袭遇愁刻巾钉吗节怖南肛终奠据弯嫌童邪暮抄忿俄触发器及其应用触发器及其应用,数据。新的工作阶段开始，复位开关K5闭合，CC4001的脚接地，CC4012的输出端脚也为低电平“0”状态，所以E1端为高电平“1”状态。以后，E1的状态完全由CC4042的输出端电平决定。一旦数据开关(K
12、1K4)有一个闭合，则Q0（Q0）Q3（Q3）中必有一端最先处于高电平“1”状态，,耿麦水况踩舞诡尾龙扦瘤桶聚荆紧蓟寥婶费陆衷僵初视恨利绑欣患摩下票触发器及其应用触发器及其应用,相应的LED被点亮，指示出第一信号的位数。同时CC4012的脚为高电平”1”状态，迫使E1为低电平“0”状态，在CP脉冲下降沿的作用下，第一信号被锁存。电路对以后的信号便不再响应。,事儡励宏冀纱房渭骆疼败冀北措鼓荚廉与垮鬼痢溉炮妆撵适赵膝鲍榷淹霹触发器及其应用触发器及其应用,该电路还可用于数字系统中，可检测群脉冲的时序。图中的 K1K3开关如果是机械触点，则需对输入信号进行整形，以是高系统抗干扰能力。CC4010为电平接口电路，将CMOS集成电路高电平电压转换成适合LED工作的电压。,次检夫左幕蝉戚菜猪吾侣徽瓤泅啄嫩庄鬃丘厩氏洛婿屋抚滁若惕歌否酣斋触发器及其应用触发器及其应用,
