《中央处理器白中英.ppt》由会员分享，可在线阅读，更多相关《中央处理器白中英.ppt（96页珍藏版）》请在三一办公上搜索。
1、5.4 微程序控制器,5.4.1 微程序控制原理,5.4.2 微程序设计技术,发展 微程序的概念和原理是由英国剑桥大学的MVWilkes教授于1951年在曼彻斯特大学计算机会议上首先提出来的，当时还没有合适的存放微程序的控制存储器的元件。到1964年，IBM公司在IBM 360系列机上成功地采用了微程序设计技术。20世纪70年代以来，由于VLSI技术的发展，推动了微程序设计技术的发展和应用。目前，从大型机到小型机、微型机都普遍采用了微程序设计技术。,5.4.1 微程序控制原理,基本思想 仿照解题的方法，把操作控制信号编制成微指令，存放到控制存储器里，运行时，从控存中取出微指令，产生指令运行所需
2、的操作控制信号。从上述可以看出，微程序设计技术是用软件方法来设计硬件的技术。,5.4.1 微程序控制原理,根据每条指令执行的阶段性，将所需微操作信号以二进制编码形式存入存储器，按序依次读出执行，即可实现指令的功能。,微命令:控制部件（如CU）通过控制线向执行部件(如ALU、M、I/O等）发出的命令。,微操作:执行部件接受微命令后所进行的操作。,1.微命令和微操作,相斥性微命令,不能同时出现的微命令。,例如：+，M。,相容性微命令,可能同时出现的微命令。,例如：图中的4，5。,2.微指令和微程序,微指令:在一个CPU周期中，一组实现一定操作功能的微命令的组合。,微指令的基本格式：,操作控制字段用
3、于产生微命令。,顺序控制字段用于确定下一条微指令的地址。,操作控制字段中的每一位表示一个微命令。,图5.24微指令基本格式,微命令,微程序:由微指令组成，用以实现指令功能的程序。,a 微程序设计,用类似程序设计的方法，组织和控制机器内部信息的传送和互相的联系。,b 微程序设计任务,设计微指令，编制微程序,操作时序电位与脉冲的配合,LDR1LDR3用于图5.23的1，2，3微指令。,3.微程序控制器原理框图,（1）控制储存器CM,存放实现机器指令系统功能的微程序，由高速ROM构成。,*CM的字长就是微指令字长；,CM是控制器的一部分；,要求CM高速可靠。,（2）微指令寄存器MIR,寄存现行微指令
4、。,（3）地址转移逻辑,按要求修改、形成下一条微指令的地址。,（4）微地址寄存器 AR,寄存访问CM的微指令地址。,（4）微程序控制的计算机的工作过程,执行取指微指令:依（PC）从内存读出指令，由操作码经地址 转移逻辑形成执行该指令的微程序入口地址AR；,根据（AR）从CM中读出微指令MIR；,操作控制字段（经译码）产生微命令，送各功能部件执行；,由转移逻辑形成下一微地址AR，,可见：步骤的循环过程就是微程序的执行过程。,我们举“十进制加法”指令为例，具体看一看微程序控制的过程。,十进制加法指令功能：实现两个BCD码十进制加法运算。算法：两个一位BCD码之和。大于9时，和数必须加6修正，并产生
5、十进制进位。不大于9时，和数不必修正，且无十进制数的进位。,4.指令的微程序举例,十进制加法指令的微程序控制过程,1、执行“取指”微指令，取出“十进制加法”指令,LDAR(MR16)；(PC)AR RD(MR13)；读内存 LDDR(MR14)；指令DR LDIR(MR15)；(DR)IR PC1（MR17）；(PC)+1PC P1(MR18)；允许用OP作为下一微地址，即微程序入口 设十进制加法指令OP1010,2、执行“十进制加法”指令的微程序,（1）1010微指令 R1x，R2y，LDR2 完成(R1)(R2)R2,（2）1001微指令 R2x，R3y，LDR2(R3)(110)2 完成
6、(R2)(R3)R2 P2 测试Cy Cy0，1 uAR0，0001为下一微地址 Cy1，0000为下一微指令,（3）（Cy0），0001微指令 R2x，R3y，LDR2 完成(R2)(R3)R2,第二条微指令的二进制编码是,第三条微指令的二进制编码是,第四条微指令的二进制编码是,第一条微指令的二进制编码是,0000,1010,1001,0001,5.CPU周期与微指令周期的关系,在串行方式的微程序控制器中:,微指令周期=读出微指令的时间+执行该条微指令的时间,下图示出了某小型机中CPU周期与微指令周期的时间关系：,一个CPU周期为0.8s，它包含四个等间隔的节拍脉冲T1T4，每个脉冲宽度为2
7、00ns。用T4作为读取微指令的时间，用T1+T2+T3时间作为执行微指令的时间。,例如，在前600ns时间内运算器进行运算，在600ns时间的末尾运算器已经运算完毕，可用T4上升沿将运算结果打入某个寄存器。与此同时可用T4间隔读取下条微指令，经200ns时间延迟，下条微指令又从只读存储器读出，并用T1上升沿打入到微指令寄存器。如忽略触发器的翻转延迟，那么下条微指令的微命令信号就从T1上升沿起就开始有效，直到下一条微指令读出后打入微指令寄存器为止。因此一条微指令的保持时间恰好是0.8s，也就是一个CPU周期的时间。,6.机器指令与微指令的关系,【问】:一会儿取机器指令，一会儿取微指令，它们之间
8、到底是什么关系?【解】:1.一条机器指令对应一个微程序，这个微程序是由若干条微指令序列组成的。因此，一条机器指令的功能是由若干条微指令组成的序列来实现的。简言之，一条机器指令所完成的 操作划分成若干条微指令来完成，由微指令进行解释和执行。,2.从指令与微指令，程序与微程序，地址与微地址的一一对应关系来看，前者与内存储器有关，后者与控制存储器有关。3.我们在讲述本章5.2节时，曾讲述了指令与机器周期概念，并归纳了五条典型指令的指令周期,并演示了这五条指令的微程序流程图，每一个CPU周期就对应一条微指令。这就告诉我们如何设计微程序，也将使我们进一步体验到机器指令与微指令的关系。,【例2】设某计算机
9、运算器框图如图(a)所示，其中ALU为16位的加法器(高电平工作)，SA,SB为16位暂存器。4个通用寄存器由D触发器组成，Q端输出。,4个通用寄存器由D触发器组成，Q端输出，其读、写控制功能见下表,机器采用串行微程序控制方式，其微指令周期见图（b)。其中读ROM是从控存中读出一条微指令时间，为1s；ALU工作是加法器做加法运算，为500ns；m1是读寄存器时间，为500ns；m2是写寄存器的工作脉冲宽度，为100ns。微指令字长12位，微指令格式如下：,0 1 2 3 4 5 6 7 8 9 10 11,要求：用二进制代码写出如下指令的微程序：(1)“ADD R0，R1”指令，即(R0)+(
10、R1)R1(2)“SUB R2，R3”指令，即(R3)-(R2)R3(3)“MOV R2，R3”指令，即(R2)(R3),先画出三条指令的微指令的微程序流程图，如下图所示。,根据给定的微指令周期时间关系，完成ADD，SUB指令的执行动作需要3条微指令，MOV指令只需2条微指令。用二进制代码写出的三条指令的微程序列于下表中，其中*表示代码随意设置(0或1均可)。,其中未考虑“取指周期”和顺序控制问题，也即微程序仅考虑“执行周期”，微指令序列的顺序用数字标号标在每条微指令的右上角。每一框表示一条微指令。,(1)“ADD R0，R1”指令，即(R0)+(R1)R1,1.定义微指令格式2.写出微指令,
11、全部的微指令,5.4.2 微程序设计技术,1 设计微指令结构的目标：,有利于缩短微指令字长度；有利于减少CM的容量；有利于提高微程序的执行速度；有利于微指令的修改；有利于微程序设计的灵活性。,1、微命令编码,就是对微指令中的操作控制字段采用的表示方法。,（1）直接表示法（直接控制法，不译法）,操作控制字段中的每一位表示一个微命令。,图5.24微指令基本格式,优点：简单，直观，快速。,缺点：微指令字太长，位信息利用率低。,直接表示法适用于微命令少的场合。,（2）编码表示法（字段编译法）,将微命令分段编码，经简单译码产生微命令。,优点：微指令字长适中，译码器不庞大，能实现并行操作，速度较快。,字段
12、直接编译法（字段显式编译法）,微命令由字段自身的编码确定。,n个字段的微命令总数：,2Xi n（5.2）,式中：Xi 第i个字段包含的 二进制位数 n 字段数,字段间接编译法（字段隐式编译法）,字段的含义需由字段自身的编码和另一字段或某特征触发器的状态共同确定。,好处：可进一步缩短微指令字长,分段原则：,.相互有一定关系又不能在同一微周期出现（相斥性）的微命令可编在同一字段内；可能在同一微周期出现（相容性）的微命令应编在不同的字段内；,.分段应与数据通路的结构相适应，便于微命令设计，修改，查找。,.每个字段的位数不能太多（24位）。,(3)混合表示法,把直接表示法和编码表示法相混合使用。,一般
13、每个小段还要留出一个状态，表示本字段不发出任何微命令。因此当某字段的长度为三位时，最多只能表示七个互斥的微命令，通常用000表示不操作。,2.微地址的形成方法,入口地址：每条机器指令对应一段微程序，当公用的取指微程序从主存中取出机器指令之后，由机器指令的操作码字段指出各段微程序的入口地址。这是一种多分支(或多路转移)的情况。入口地址形成：如果机器指令操作码字段的位数和位置固定，可以直接使操作码与微程序入口地址的部分位相对应。,微地址包括微程序的入口地址和后继地址。微地址的形成方法：计数器的方式 多路转移的方式,1.计数器方式 在微程序控制器中设置一个微程序计数器MPC，取代微地址寄存器。MPC
14、的作用类似 PC。顺序执行微指令时，后继微地址由现行微地址加上一个增量来产生。非顺序执行微指令时，必须通过执行转移微指令，把一个新的微地址送给MPC。,2、后继微地址形成方法,例：执行某指令的微程序有8条微指令，设这8条微指令的微地址为0011001000，0101101111，则可在CM的01001单元安排一条转移到01011微指令的转移微指令。,特点：控制字段较短，微地址产生机构简单，但微指令存放位置不灵活，微转移指令多时，执行速度较慢。,计数器方式要求 对于顺序执行的微指令序列必须安排在控制存储器的连续单元中.,2.多路转移方式 下址字段方式（断定方式）一条微指令具有多个转移分支的能力称
15、为多路转移。在多路转移方式中后继微地址的产生：当微程序不产生分支时，后继微地址直接由微指令的顺序控制字段给出；当微程序出现分支时，有若干“后选”微地址可供选择：即按顺序控制字段的“判别测试”标志和“状态条件”信息来选择其中一个微地址。“状态条件”有n位标志，可实现微程序2的n次方路转移，涉及微地址寄存器的n位。,下址字段方式（断定方式）,不转移时按下址字段从CM中取下一微指令。,转移时（由判别标志和状态条件决定），由微地址形成电路产生下一微地址。,特点：微指令存放位置灵活，不需MPC。但增加了微指令的长度，微地址产生机构较复杂。,OP101010111101,0000,1010,1011,11
16、01,0000,P1,取指微指令,微地址的设计当微地址的位数与OP码相同时微程序的入口地址=OP码,OP101010111101,00000000,00101011,00000011,P1,取指微指令,当微地址的位数与OP码不相同时，微地址的位数=8，OP=4位微程序的入口地址与OP码有关,OP码,00101111,00110111,【例5.1】设微地址寄存器有8位（A7A0），“取指”微指令的微地址为0000 0000，修改微地址时可通过触发器的强置端S将其置1。现有三种情况：（1）执行“取指”微指令后，微程序按IR的OP字段（IR5IR2）进行16路分支；（2）执行条件转移指令的微程序时，
17、按进位标志C的状态进行2路分支；（3）执行控制台指令的微程序时，按IR0，IR1的状态进行4路分支。可修改的微地址是A7A2，请按多路转移方法设计微地址转移逻辑并画出逻辑电路图。,解：,用P1 和IR5IR2修改A5A2,用P2 和C修改A2,用P3和IR1，IR0修改A7，A6。,设在微周期的T2打入微指令，T4修改微地址。,【例5.1】设微地址寄存器有8位（A7A0），“取指”微指令的微地址为0000 0000，修改微地址时可 通过触发器的强置端S将其置1。现有三种情况：（1）执行“取指”微指令后，微程序按IR的 OP字段（IR5IR2）进行16路分支；（2）执行条件转移指令的微程序时，按
18、进位标志C的状态 进行2路分支；（3）执行控制台指令的微程序时，按IR0，IR1的状态进行4路分支。可修改的微 地址是A7A2，请按多路转移方法设计微地址转移逻辑并画出逻辑电路图。,转移的逻辑式为：,A7P3IR1T4A6P3IR0T4A5P1IR5T4A4P1IR4T4A3P1IR3T4A2P1IR2T4P2CT4,ROM7 ROM0是控制存储器微指令中的下址字段（8位），在T2时打入（A7A0）,5.5 硬连线控制器 5.5.1 实现方法 通过逻辑电路直接连线而产生的，又称为组合逻辑控制方式,5.5.2 设计目标 使用最少元件（复杂的树形网络）速度最高,5.5.3.逻辑思想微操作控制信号的
19、产生在微程序控制器中，微操作控制信号由微指令产生，并且可以重复使用。在硬联线控制器中，某一微操作控制信号由布尔代数表达式描述的输出函数产生。,5.5.3.逻辑思想,由门电路和触发器构成的复杂树形网络组成，用以产生执行指令的一系列微操作信号。,1组合逻辑线路的输入信号:,（1）来自指令译码器的输出（）,不同的指令操作码和寻址方式决定应执行的微操作。,（2）来自时序发生器输出的 节拍电位/节拍脉冲（）,使微操作信号按时序要求产生。,（3）结果反馈信息（）,受条件码（如N、O、C、Z等）影 响的指令，因不同状态条件而产生不同 的执行结果，即需不同的微操作信号。,2组合逻辑线路的输出信号：（微操作控制
20、信号）,MC=f()(5.1),（1）根据CPU的结构，画出指令操作流程图；,（2）编排指令操作时间表；即把指令操作流程图中的微操作落实到不同的 CPU周期和节拍中。,（3）综合化简微操作逻辑式，并画出控制电路。,组合逻辑控制器的设计步骤,为了防止遗漏，设计时可按信号出现在指令流程图中的先后次序书写，然后进行归纳和简化。要特别注意控制信号是电位有效还是脉冲有效，如果是脉冲有效，必须加入节拍脉冲信号进行相“与”。根据微操作时间表，将执行某一微操作的所有条件（哪条指令、哪个机器周期、哪个节拍和脉冲）都考虑在内，加以分类组合，列出各微操作产生的逻辑表达式，并加以化简。,（1）根据CPU的结构，画出指
21、令操作流程图 指令流程图的进一步具体化。把每一条指令的微操作序列分配到各个机器周期的各个时序节拍信号上。要求尽量多地安排公共操作，避免出现互斥。,2）安排微操作命令的操作时间表 以微命令为依据，表示在哪个机器周期的哪个节拍有哪些指令要求这些微命令。,3）安排指令的微命令表,所有微命令,（4）进行微操作信号的综合 当列出所有指令的微操作时间表之后，需要对它们进行综合分析，把凡是要执行某一微操作的所有条件(哪条指令、哪个机器周期、哪个节拍和脉冲等)都考虑在内，加以分类组合，列出各微操作产生的逻辑表达式，然后加以简化，使逻辑表达式更为合理。,例4图5.32中五条指令的微操作控制信号举例。LDAR=M
22、1T2+M2(ADD+STA)T2 LDDR=M1T3+M3(ADD+STA)T3 LDIR=M1T4 LDPC=M1T4+JMPM2T4 RD=ADDM3 WE=STAM3 其中M1、M2、M3是三个节拍电位信号；T2、T3、T4为节拍脉冲信号；ADD、STA、JMP是指令OP字段译码器的输出信号。,（5）实现电路 根据整理并化简的逻辑表达式组，可以用一系列组合逻辑电路加以实现，加根据逻辑表达式画出逻辑电路图，用逻辑门电路的组合来实现之，也可以直接根据逻辑表达式，用PLA或其他逻辑电路实现。,5.7.1 并行性概念,1并行性的含义,同时性指两个或者两个以上事件在同一时刻发生。,并发性指两个或
23、者两个以上事件在同一时间间隔内发生。,5.7 流水CPU,5.5.2 并行性概念,2并行处理技术的主要形式,（1）时间并行时间重叠,让多个处理过程在时间上相互错开，轮流重叠地使用 同一套硬件的各个部分，从而赢得高速度。,实现方式：采用流水处理部件。,（2）空间并行资源重复,例：奔腾CPU采用的超标量流水技术。,用多个相同部件处理多个事件。,实现方式：多处理器系统和多计算机系统或单处理器系统。,(3)时间并行+空间并行,既采用时间并行性又采用空间并行性。,1.流水计算机的系统组成 现代流水计算机的系统组成原理如左图所示。其中CPU按流水线方式组织，通常由三部分组成：指令部件、指令队列、执行部件。
24、这三个功能部件可以组成一个3级流水线。,图3.33 流水计算机系统组成原理示意图,5.7.2 流水CPU的结构,1指令流水线原理,（1）问题的提出,串行执行方式存在部件利用率不高（有闲置时间）的问题。,每个过程段所用的部件不同在某个过程段时，其他过程段的部件处于空闲,（2）流水线工作原理,指令周期三个主要过程：,指令执行过程的时空图,a非流水线时空图,b标量流水线时空图,c.超标量流水线时空图,小结:,非流水线指令的执行是串行的；,标量流水线从满载起，每经1个周期做完一条指令；,超标量流水线，提高了吞吐量，但需二套（或二套以上）流水线的硬件及其他电路。,2流水线中的主要问题及解决方法,（1）资
25、源相关,在同一机器时钟周期内争用同一个功能部件所发生的冲突。,在时钟3发生争用内存的问题资源相关。,解决方法：,增设一个存储器，将指令和数据分开存放；,将取指操作推迟一个时钟进行；,采用双端口存储器。,（2）数据相关,在程序中，一条指令的执行需等前一条指令执行完后才能进行，则有数据相关。,例：,解决方法：,推迟ADD指令的取数操作；,采用数据旁路（内部向前）技术，直接把结果送给下一条指令。,（3）控制相关,由条件转移指令引起的。,解决方法：,延迟转移法：加入空操作，等待转移条件形成。,猜测法：选择出现概率较高的分支进行指令预取。,【例4】流水线中有三类数据相关冲突：写后读相关；读后写相关；写后
26、写相关。判断以下三组指令各存在哪种类型的数据相关。(1)I1:ADD R1，R2，R3；(R2)+(R3)-R1 I2:SUB R4，R1，R5；(R1)-(R5)-R4(2)I3:STA M(x)，R3；R3)-M(x)，M(x)是存储器单元 I4:ADD R3，R4，R5；(R4)+(R5)-R3(3)I5:MUL R3，R1，R2；(R1)(R2)-R3 I6:ADD R3，R4，R5；(R4)+(R5)-R3,(1)I1:ADD R1，R2，R3；(R2)+(R3)-R1 I2:SUB R4，R1，R5；(R1)-(R5)-R4 第(1)组指令中，I1指令运算结果应先写入R1，然后在I
27、2指令中读出R1内容。由于I2指令进入流水线，变成I2指令在I1指令写入R1前就读出R1内容，发生RAW（写后读）相关。,(2)I3:STA M(x)，R3；（R3)-M(x)，M(x)是存储器单元 I4:ADD R3，R4，R5；(R4)+(R5)-R3 第(2)组指令中，I3指令应先读出R3内容并存入存储单元M(x)，然后在I4指令中将运算结果写入R3。但由于I4指令进入流水线，变成I4指令在I3指令读出R3内容前就写入R3，发生WAR（读后写）相关。,(3)I5:MUL R3，R1，R2；(R1)(R2)-R3 I6:ADD R3，R4，R5；(R4)+(R5)-R3 第(3)组指令中，
28、如果I6指令的加法运算完成时间早于I5指令的乘法运算时间，变成指令I6在指令I5写入R3前就写入R3，导致R3的内容错误，发生WAW(写后写）相关。,3流水线工作方式的特点,具有时间的并行性；,流水线分工越细，可同时运行的指令越多，吞吐率就越高。但需增加硬件，控制更复杂；,流水线每个阶段的执行时间应尽量一致；,流水线充满（满载）时达到最大的吞吐率。,5.7.3 奔腾CPU,RISC的三个要素是：(1)一个有限的简单的指令集；(2)CPU配备大量的通用寄存器；(3)强调对指令流水线的优化。,5.8 RISC CPU,5.8.2 RISC CPU实例 1.MC 88110 CPU结构框图 MC 8
29、8110 CPU是一个RISC处理器。处理器有12个执行功能部件，3个cache和1个控制部件。其结构框图请见CAI所示。,2.MC 88110的指令流水线 由于MC 88110是超标量流水CPU，所以指令流水线在每个机器时钟周期完成两条指令。流水线共分为三段：取指和译码(FD)段、执行(EX)段、写回(WB)段，如CAI所示。,指令动态调度策略:按序发射 取两条指令，配对发送，一个周期可以有两条指令执行完毕,图5.38b,第一条指令由于资源相关或数据相关,则这两条指令都不发射 若第一条指令能发射,第二条不能发射,只发射第1条指令到EX段,第二条指令等待并新取一条指令与之配对等待发射,2)计分
30、牌方法 计分牌是一个位向量、每一位对应寄存器堆中的一个寄存器。指令发射时，目的寄存器在计分牌中相应位为1；写回后清0 判断指令可否发射的条件是：该指令的所有目的寄存器、源寄存器在向量位中对应的位都为0 否则，等待这些位清除解决数据相关采用定向传送技术：将前面指令执行的结果直接送给后面指令所需此源操作数的功能部件,FIFO队列（解决按序完成）FIFO队列称为历史缓冲器，每当一条指令发射后，副本传入FIFO队列队尾 只有当前面的指令执行完毕，才到达队首，执行完毕后，离开队列 延迟转移法 可选 如果采用延迟转移选项，则转移指令后的转移延迟时间内指令被发射 否则，指令照常发送 指令Cache（TIC）
31、法 是一个32位的全相联Cache，用来保存转移路径的前两条指令,例6 超标度为2的超标量流水线结构模型如图5.39(a)所示。它分为4个段，即取指(F)段、译码(D)段、执行(E)段和写回(W)段。F，D，W 段只需1个时钟周期完成。E段有多个功能部件，其中LOAD/STORE部件完成数据cache访问，只需一个时钟周期；加法器完成需2个时钟周期，乘法器需3个时钟周期，它们都已流水化。F段和D段要求成对输入。E段有内部数据定向传送，结果生成即可使用。,现有如下6条指令序列：I1LAD R1，A；M(A)R1，M(A)是存储器单元I2 ADD R2，R1；(R2)+(R1)-R2I3 ADD
32、R3，R4；(R3)+(R4)-R3I4 MUL R4，R5；(R4)(R5)-R4I5 LAD R6，B；M(B)R6，M(B)是存储器单元I6 MUL R6，R7；(R6)(R7)R6其中 I1，I2有RAW相关，I3，I4有WAR相关，I5，I6有WAW相关和RAW相关。,请画出：(1)按序发射按序完成各段推进情况图；(2)按序发射按序完成的流水线时空图。解:I1LAD R1，A；M(A)R1，M(A)是存储器单元 I2 ADD R2，R1；(R2)+(R1)-R2 由于I1，I2间有RAW相关，I2要推迟一个时钟才能发射。,I3 ADD R3，R4；(R3)+(R4)-R3I4 MUL
33、 R4，R5；(R4)(R5)-R4 I3，I4之间有WAR相关，但按序发射，即使I3，I4并行操作，也不会导致错误。I5 LAD R6，B；M(B)R6，M(B)是存储器单元I6 MUL R6，R7；(R6)(R7)R6 I5，I6间还有WAW相关，只要I6的完成放在I5之后，就不会出错。I6要推迟一个时钟才能发射。注意，I5实际上已在时钟6执行完毕，但一直推迟到时钟9才写回，这是为了保持按序完成。超标量流水线完成6条指令的执行任务总共需要10个时钟周期。,I1LAD R1，A；M(A)R1，M(A)是存储器单元I2 ADD R2，R1；(R2)+(R1)-R2I3 ADD R3，R4；(R3)+(R4)-R3I4 MUL R4，R5；(R4)(R5)-R4I5 LAD R6，B；M(B)R6，M(B)是存储器单元I6 MUL R6，R7；(R6)(R7)R6,译码段,执行段,写回段,取/存 加法器 乘法器,
