《实验11组合逻辑电路实验.docx》由会员分享，可在线阅读，更多相关《实验11组合逻辑电路实验.docx（5页珍藏版）》请在三一办公上搜索。
1、实验11组合逻辑电路11.1简单组合逻辑电路的搭接与设计11.1.1半加器电路按图11.1接线，验证该图是否能实现半加和的逻辑运算。11.1. 2信号选通电路试按图11. 1. 2的框图用与非门设计一个满足函数Z = AM 1 + AM2的二选一电路，其中 M1和M2分别是待选通的连续脉冲和单脉冲信号。-TLTLrL mM2组 合 逻 辑 电 路A1A0组 合 逻 辑 电 路图 11.1.3图 11.1.211.1.3组合逻辑电路的设计试按图11.1.3的框图用与非门设计一个组合逻辑电路，使电路输出实现输入的平方运算， 并接线实现设计目的。11.1. 4七段译码电路的设计试按图11. 1.4的
2、框图用与非门设计一个七段译码驱动电路，使之按照表11. 1的要求显 示结果，并接线实现设计目的。组合逻辑电路 一2 1Q Qb_J d_e_JJbfd输入状态数码管显示结果Q2， Q1000011102113表 11.111.2集成组合逻辑功能电路的应用JJJ11. 2.1组成一位二进制全加器试用一片双4选1数据选择器74153和一个反相器7404实现一位全加器的逻辑功能，完 成电路的设计、连线与调试。一位二进制全加器的功能表如表11.2所示。双4选1数据选择器74153的逻辑符号如图 11. 2. 1所示，其功能表见表11.3。A1YB_2Y1G1D01D11D21D32G2D02D12D2
3、2D3图 11.2.1 74153 的逻辑符号GBAD.D0Y1XXX0000XD0001XD1010XD2011XD3表11.3 74153的逻辑功能表表11.2 一位二进制全加器的功能表A. iB iC i i-1S. iC i000000011001 01001101100101010.1110011111111. 2. 2实现逻辑运算试用三一八线译码器74138和双4输入与非门7420实现下述逻辑运算:F1 = AB + BCf 2 = Ac + BC完成电路的设计、 逻辑功能见表11.4。连线与调试表 11.4。三一八线译码器7413874138的逻辑功能表的逻辑符号如图11.2.2
4、所示，其G1G2*CBAY0Y1Y2Y3Y4Y5Y6Y7-CY 00XXXX11111111_-BY X1XXX11111111_-AY 1000001111111_-GY1000110111111_1GY 41001011011111_2AY1001111101111G2BY 6- 一1010011110111_Y71.01011 -1111011_1011011111101_图 11.2.2 74138 的逻辑符号1011111111110_* G 2G 2 A + G 2 B11.3组合逻辑电路的分析11. 3.1模拟密码锁电路的分析图11. 3.1是一模拟密码锁电路，K1K3为三个开关。在实际操作中，三个开关不会同时 闭合，只有按一定次序闭合三个开关，才能在报警灯不亮的情况下打开保险柜（柜开用开门 指示灯“亮”表示）。试分析并接线验证密码锁的开启顺序。J |开门指示灯=11360/11 A11 Fl-I报警指示灯11. 3. 2译码电路分析74139为二一四线译码器，74138为三一八线译码器。试分析图11. 3.2所示电路的逻辑 功能。-L D EPbaSba74139CBA+5V*GG&cba74138YYYYYYYYGG G CB A74138YYYYYYYYGG GC b a74138YYYYYYYYGG GC B A74138YYYYYYYY-图 11.3.2
