期末总复习数逻.ppt

《期末总复习数逻.ppt》由会员分享，可在线阅读，更多相关《期末总复习数逻.ppt（58页珍藏版）》请在三一办公上搜索。

1、武汉东湖学院 2012.5,数字逻辑总复习,10计科/11软工/11计网,数字逻辑课程总复习 2012.5,第一大部分:基础知识,1)数据的表示方法和相互转换 二进制 十进制 八进制 十六进制,例1：将二进制数 101.101 转换成十进制表示。解：按权相加 1 0 1.1 0 1 2 2.2 2 4+1+1/2+1/8=5.625,2 0-1-3,例2 将十进制数 23 转换成二进制数表示：解：用除二取余法,22 3 21 1 1 2 5 1 2 2 1 2 1 0 2 0 1,(23)十=(10111)二,例3：将十进制数 0.6875 转换成二进制数表示 解：用乘二取整法,0 0.687

2、5.)2 1.3750)2 0.7500)2 1.5000)2 1.0,(0.6875)十=(0.1011)=,例4 二进制数与八进制数换 1)二进制数 11010.10011八进制数 2)八进数 52.74二进制数表示,0 1 1 0 1 0.1 0 0 1 1 0 3 2.4 6=(32.46)八,2.7 4 1 0 1 0 1 0.1 1 1 1 0 0=(101010.1111)二,例5 二进制数与十六进制数互换1)二进制数 1001101.100101十六进制数 2)十六进制数 73F.4A二进制数,0100 1101.1001 0100 4 D.9 4,3 F.4 A 0111 0

3、011 1111.0100 1010,2)带符号数的表示,原码、补码、反码在正逻辑设计的计算机中，数的最高位为符号位，0为正数，1为负数。如一字长为8位的计算机：bit7 bit6.bit0 符号位 数值位（尾数）机器数：一个包括符号位在内的数在机内的编码表示叫做机器数，它是数在计算机中各种不同表示形式的统称。真值：机器数的真正数值,符号用+-表示,+可省略。例：0101011187=87，1101011187 机器数常有三种表示方法：原码、反码、补码,2。带符号数的表示,1、原码表示(设X为小数)原码的表示：正数的符号位用0表示，负数的符号位用1表示，尾数用数值的绝对值表示。原码的定义：X原

4、 X 0=X1 1X-1X=0 例：X=0.1011,X原=01011；X=0.1011,X原=1X=1.0000(0.1011)=11011。,2 带符号数的表示,2、反码表示 反码的表示：正数的反码符号位为0，尾数用数值表示（与原码相同）；负数的反码为正数值连同符号位按位取反。反码的定义：X反 X 0=X1(2-2-n)+x-1X=0 例：X=+0.1011,X反01011 X=-0.1011,X反=10100,2 带符号数的表示,3、补码的表示 补码的表示：正数的补码与原码相同，即符号位用0表示，尾数用数值表示；负数的补码为该数的反码，且在最低位加1，即“取反加1”。补码的定义:X补 X

5、 0=X1 2+X-1=X=0 MOD 2例：X=+0.1011,X补01011；X=-0.1011，X补10101。,3)常用编码,十进制数的编码（BCD码）1、十进制有权码 编码方法：用4位二进制数表示一个十进制数，每一位有确定的位权。（1）8421 码 方法：每一位十进制数用四位二进制数表示。特点：有十个不同的符号，且逢“十”进位,（参见 P,14 表1.3)(2)2421 码(P,14 表1.3),BCD码,2、十进制无权码 编码方法：表示一个十进制数的4位二进制码的每一位没有确定的权位。余3码(Excess-3 Code)方法：在8421码的基础上加0011(3)构成余3码。,BCD

6、码,(2)格雷码(Gray Code)方法：任何两个相邻数的代码（数值仅相差1的两个数称为相邻数）只有一个二进制位的状态不同，其余三位必须有相同的状态。用四位二进制位格雷码表示十进制数的十个状态的方案很多。(P,15 表1.4是方案之一)特点:除有十个不同的符号和逢“十”进位外，从一个编码到下一个相邻编码时，只有一位的状态变化，有利于电路的安全可靠。,ASCII码,字符编码：ASCII码 P,17 表1.6 7位编码A:100 0001(41)H a:110 0001(61)H 0:011 0000(30)HB:100 0010 42H b:110 0010 62H 1:011 0001 31

7、HC:100 0011 43H c:110 0011 63H 2:011 0010 32H.,.,4)逻辑函数的表示方法(P,23)逻辑表达式 真值表 卡诺图,5)逻辑运算最基本的逻辑运算:与运算 或运算 非运算(P,20-21)复合运算:与非 或非 与或非 同或 异或(P,27),6)逻辑代数的定理(P,24-25)定理 3,4,7,8,7)反演规则(求一个函数的反函数)原变量 反变量 与运算 或运算 0 1 保持原有的运算顺序不变如F=(A+B)(C+D)F=A B+C D,_ _ _ _ _,8)对偶规则(求一个函数的对偶函数)反演规则的如 F=A B+C D F=(A+B)(C+D),

8、_ _ _ _,9)逻辑函数的标准形式及互换(1)最小项之和 F=m(2,4,5,7)(2)最大项之积 F=M(3,4,6,7)编号/相互转换/4个性质(P,29-31),10)逻辑代数化简1)代数法:消去法 A+AB=A+B 定理4 并项法 AB+AB=A 定理7 吸收法 A+AB=A 定理3 配项法 AB+AC+BC=AB+AC 定理82)卡诺图法:(注意带和不带无关项化简时的异同),_,_,_,_,11)二极管的开关特性(P,52)静态特性:正向导通 反向截止动态特性:开通时间 反向恢复时间12)三极管的开关特性(P,55)静态特性:截止状态 放大状态 饱和状态动态特性:开通时间(延迟时

9、间+上升时间)关闭时间(存储时间+下降时间),13)集电极开路门OC（P，67）和三态门TS（P，69）OC门：使用时输出端要外接电阻到电源TS门：有使能端控制，原码控制时1有效；反码控制时0有效；有效时输出0或1;无效控制时输出为高阻（浮空）,14）逻辑门电路的外部特性参数 输出高电平与输出低电平（P，62）开门电平与关门电平（P，62）扇入/扇出系数（P,63）,15)触发器基本的RS触发器钟控触发器（D，T，JK，RS）主从触发器与维持阻塞触发器（克服“空翻”现象）次态方程 功能表 现态+激励函数次态 激励表 现态+次态激励函数,第二大部分 逻辑电路,1。组合逻辑电路的分析方法（P，97

10、-98）：第一步：写出逻辑式 第二步：化简 第三步：列真值表 第四步：功能评述,2。组合逻辑电路的设计方法（P，101）第一步：列真值表或用分析法 第二步：写出逻辑式 第三步：化简与变换 第四步：作电路图,设计举例1：多数（3人）表决器 F=m(3,5,6,7)=AB+AC+BC=,AB AC BC,_,设计举例2：大小比较（=）器F大于=m(4，8，9，12，13，14)F小于=m(1，2，3，6，7，11)F等于=m(0，5，10，15),设计举例3：合法（非法）代码检测，如8421码/2421码/余3码等 F1(合法8421码)=m(0,1,2,3,4,5,6,7,8,9)F2(非法84

11、21码)=m(10,11,12,13,14,15)F3(合法余3码)=m(3,4,5,6,7,8,9,10,11,12)F4(非法余3码)=m(0,1,2,13,14,15)F5(合法2421码)=m(0,1,2,3,4,11,12,13,14,15)F6(非法2421码)=m(5,6,7,8,9,10),设计举例4：四舍五入电路F=m（5，6，7，8，9）+d（10，11，12，13，14，15）=A+BC+BD,设计举例6:奇偶校验电路 F奇=A1A2A3.An F偶=A1A2A3.An,3.组合逻辑电路的竞争与险像（略）定义 产生原因 判断方法 消除方法,4。同步时序逻辑电路的分析方法：

12、（P，123）第一步：写出输出函数和激励函数表达式并化简 第二步：列次态真值表 第三步：画状态表和状态图 第四步：必要时需画时间表或时间图 第五步：功能描述,分析举例：P，123 例5.1 图5.8,5。同步时序逻辑电路设计方法（P，129）第1步：画状态图并化简(等效状态)第2步：状态编码并得到状态表 第3步：列出激励函数真值表 第4步：求出激励函数和输出函数并化简 第5步：画电路图,设计举例1：设计一个以3为模的加法计数器（用D/T触发器）1）状态图 2）状态表 现态 次态 Q1Q0 Q1Q0 0 0 0 1 0 1 1 0 1 0 0 0 1 1 d d,n+1n+1,激励函数真值表,Q

13、1 Q0 Q1 Q0 D1 D00 0 0 1 0 1 0 1 1 0 1 0 1 0 0 0 0 0 1 1 d d d d,n+1 n+1,Q1 Q0 Q1 Q0 T1 T00 0 0 1 0 10 1 1 0 1 1 1 0 0 0 1 0 1 1 d d d d,n+1 n+1,写出激励函数并化简：D1=m(1)+d(3)=Q0 D0=m(0)+d(3)=Q1Q0 T1=m(1,2)+d(3)=Q1+Q0 T0=m(0,1)+d(3)=Q1,_,_ _,作电路图（D触发器）,D1,D0,CP,Q1,Q0,I,I,1,O,I,设计举例2：用T触发器设计模4减法计数器 Q1 Q0 Q1 Q

14、0 T1 T0 0 0 1 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 1 1 1 0 0 1 T1=m(0,2)=Q0 T0=1,n+1n+1,第三大部分：逻辑电路的应用,1。逻辑门电路与逻辑器件 7408 与门 7400 与非门 7402 或非门 7486 异或门 7420 与非门 555 定时器 74153 4路选择器 74151 8路选择器 74138 3-8译码器 74175 4D触发器 74194 双向移位器 7490 2-5-10进制计数器 74283 4位并行加法器,二。逻辑电路(实验)1)加/减法器（74283+7486）组合逻辑2)等值比较器（74138+7

15、4151）组合逻辑3)代码转换器(7486+7402)组合逻辑4)模4计数器（74175+7400）5)时钟(7490+7420)6)抢答器（74175+7400）7)限时(8秒)抢答器(74175+7490+7408+7404),复习(2012-6),题 型1)填空题 2)选择题（单选）3)判断题 4)组合电路设计题 本科:代码检测/大小比较/四舍五入 专科:多数表决/奇偶校验/四舍五入 5)时序电路设计题 模计数器的设计.模值=3/4/5 加/减计数 D/T触发器6)应用题(与实验内容有关),答 疑 安 排地点:科技大楼 D-208(实验室)时间:6月6日(周三)8:30-11:30 14

16、:00-15:10 6月8日(周五)8:30-11:30 14:00-17:00,考 试 安 排11软工：6月11日 9:00-11:00 教3-21111计网：6月11日 9:00-11:00 教3-21010计科：6月11日 9:00-11:00 教3-212,祝全体同学们：身体健康，学习进步!张老师 2012.6,课堂练习 要求一节课时间完成;下一节课时间作讲评.,一.单项选择题(2x15=30)1)选出下列数中最大的数:A)二进制数101010 B)八进制数53 C)十六进制数2C D)8421码 010001012)X=-0.0101,(2X)补是:A)-0.1010 B)11011

17、 C)10110 D)010113)X=-0.0010,(1/2X)补是:A)11110 B)01111 C)-0.0001 D)111114)59的余3码是:A)111011 B)01011001 C)01011100 D)100011005)对于最小项mi,mj;最大项Mi,Mj;有：A）mi.mj=0;Mi+Mj=0 B)mi.mj=0;Mi+Mj=1 C)mi.mj=1;Mi+Mj=0 D)mi.mj=1;Mi+Mj=16)某门电路输出低电平为0.3V，意即为：A）=0.3V B）0.3V C）0.3V D）0.3V,7）设AB=AC，则：A）B=C B）BC C）A=0时 B=C D

18、）A=1时B=C8）设A+B=A+C，则：A）B=C B）BC C）A=0时 B=C D）A=1时B=C9）设AB=A+C 则：A）A=0时B=C B）A=1时 B=C C）A=0时 C=1 D）A=1时 B=110）时序电路分析过程中，关键步骤是列出：A）次态真值表 B）激励函数真值表 C）原始状态表 D）功能表11）时序电路设计时要列出：A）次态真值表 B）激励函数真值表 C）功能表 D）流程表12）或非门是：A）7400 B）7402 C）7486 D）74175,13）F=A+BC 的反函数是：A）A（B+C）B）A（B+C）C）A（B+C）D）A BC14）F=AB+AC+BC 的对

19、偶函数是：A）AB+BC+AC B）A+B A+C B+C C）AB+AC D）以上都不是15)实验时将14引脚的芯片插入到16座的插座中,如需引入信号线到芯片的第5和第10引脚,则应引入到插座的位置是:A）5和10 B）5和11 C）6和10 D)6和11,_,-,_,二。判断题（对的打，错的打x）(2x15=30)：1）A异或B的非等于A的非异或B；2）时序逻辑电路可能存在险像；3）所有逻辑运算都可以由与非门电路实现；4）正零和负零的补码表示是相同的；5）相同变量经异或运算和经同或运算的结果一定不同；6）对于T触发器，如T=0，则触发器状态永不会变化；7）对于D触发器，如D=1，则触发器一

20、定会发生变化；8）同一个时序电路中，所用触发器型号必须一致；9）74175是4D触发器，74138是多路选择器；10）三态门的输出与其它逻辑门一样，有高电平和低电平两种；11）正逻辑电路和负逻辑电路所用逻辑门一般是不同的；12）化简后的电路一定比化简前的电路成本低且安全可靠。,13)组合逻辑电路中一定无触发器;时序逻辑电路中一定无逻辑门;14)等效状态判断的条件之一是相同输入时输出要相同;15)时序电路被挂起是因为电路中电压的不稳定.,三。设计一个检测余3码的组合逻缉电路，如检测到非法代码则输出为1,否则输出为0。写出逻辑式并化简。(20)四。用T触发器设计MOD5的加法计数器，列出激励函数真值表。(20),