微电子工艺概论6.docx

《微电子工艺概论6.docx》由会员分享，可在线阅读，更多相关《微电子工艺概论6.docx（17页珍藏版）》请在三一办公上搜索。

1、第六早1. 离子注入的基本原理离化后的原子在强电场的加速作用下，注射进入靶材料的表层，以改变这种材料表层的物 理或化学性质2. 射程R:离子从进入靶起到停止点所通过路径的总距离R投影射程xp：射程R在入射方向上的投影射程横向分量xi：射程在垂直于入射方向的平面内的投影长度平均投影射程Rp：所有入射离子投影射程的平均值标准偏差Rp :投影射程离子浓度的统计波动横向标准变差 R :垂直于入射方向离子浓度的统计波动3. 离子注入的两种能量损失机制(LSS理论)注入离子在靶内的能量损失分为两个彼此独立的过程：(1) 核碰撞：能量为E的一个注入离子与靶原子核碰撞，离子能量转移到原子核上，结果将使离子改变

2、运动方向，而靶原子核可能离开原位，成为间隙原子核，或只是能量增加。 电子碰撞:注入离子与靶内白由电子以及束缚电子之间的碰撞总能量损失为两者之和芸=七(E )+ S4. 离子注入的纵向分布函数n (x) = texp2 k A Rp5. 离子注入的沟道效应沟道(渗透)效应：衬底为单品材料，当离子束准确的沿着品格方向注入时，几乎不会受 到原子核的碰撞，因此来自靶原子的阻止作用要小的多，注入深度大于在无定型靶中的深 度，其纵向分布峰值与高斯分布不同6. 减小沟道效应的方法非品表面阻挡层：在表面生长一层纯二氧化硅薄膜，此膜层使得离子入射方向随机化， 造成离子以不同的角度进入晶片，以减小沟道效应。晶片偏

3、离品向：把晶片表面偏离主平面5到10。大部分离子注入机使晶片倾斜7， 并使主平面扭曲22来防止离子沟道效应。在晶片表面设置破坏层：采用硅和锗的重离子注入给晶片表面造成预损区，在晶片表面 形成一个结构随机化的膜层。7. 退火的概念、工艺、日的概念：利用热能将离子注入后的样品进行热处理，以消除辐射损伤，激活注入杂质，恢 复品体的电性能具体工艺：在某一高温下保持一段时间，使杂质通过扩散进入替位位置，成为电活性杂质；并使品体损伤区域“外延生长”为品体，恢复或部分恢复硅的迁移率与少子寿命日的：去除由注入造成的损伤，让硅品格恢复原有完美品体结构让间隙杂质进入电活性位置一替位位置恢复电子和空穴迁移率注：退火

4、过程中应避免大幅度的杂质再分布8. 列举离子注入的几个应用浅结的形成对阈值电压VT的控制自对准金属栅结构CMOS、双极型的制造第七章1. CVD的概念化学气相淀积(CVD)是将构成薄膜元素的气态反应剂或液态反应剂的蒸气以合理的流速通入反应室，通过化学反应在衬底上进行薄膜淀积的工艺方法2. 多晶硅薄膜淀积的基本步骤以及两个过程淀积过程分为5个基本步骤：氢气和硅烷混合物进入反应室；硅烷从主气流区以扩散方式穿过边界层到达衬底硅片表面；硅烷以及在气态分解的含硅原子团吸附在硅片表面，成为吸附原子；吸附的硅和含硅原子团发生表面化学反应，生成硅在衬底上聚集，连接成片、被后续 硅原子覆盖成为淀积薄膜；反应副产

5、物氢气和未反应的反应剂从衬底表面解析，扩散穿过边界层进入主气流区， 被排出系统。与外延相似，由气相质量输运和表面化学反应两个过程完成。3. 温度对薄膜淀积速率的影响温度较低时，淀积速率与温度是指数关系，温度升高，淀积速率加快。因为温度较低时， kshg，淀积速率受ks限制，而ks随着温度的升高而变大。随着温度升高，淀积速率 对温度的敏感程度不断下降。当温度高过某个值之后，淀积速率就由表面反应控制转为气相质量输运控制，也就是表 面反应所需的反应剂数量高于到达表面的反应剂数量，表面反应不再限制淀积速率，这 时淀积速率由反应及通过边界层输运到表面的速率所决定，而ks值对温度不敏感。4. 低压化学气相

6、淀积的气缺现象以及解决方法气缺现象：气体从反应器的一端进入另一端排除，沿气流方向反应剂不断消耗.浓度降 低，因此，衬底硅片上薄膜厚度也沿着气流方向变薄，这种现象称为气缺现象。气缺现象解决方法：在水平方向上逐渐提高温度来加快反应速度，从而提高淀积速率，补偿气缺效应的影 响，减小各处淀积厚度差别。采用分布式的气体入口，就是反应剂气体通过一系列气体口注入列反应室中。需要特 殊设计的淀积室来限制注入气体所产生的气流交叉效应。增加反应室中的气流速度，气体入口前所消耗的反应剂绝对量不变，但比例却降低了， 使更多的反应剂气体能够输运到下游，在衬底上所淀积的薄膜厚度也就相对均匀了。5. CVD二氧化硅中磷的作

7、用应力小阶梯覆盖较好可吸收碱性离子高温退火回流，可使表面平坦化6. 钨的主要用途作填充一一上下两层金属之间点连接通孔的填充插塞作局部互联材料一W的电导率低，只用作短程互连线7. 覆盖淀积钨的工艺流程如果衬底上没有二氧化硅或氮化硅这类钨原子难以成核的部分，可直接用WF6 /H2反应 在整个陈地上淀积覆盖式钨膜通常硅衬底已经进行了多个工艺，部分表面已经氧化，这时覆盖淀积更加复杂：去氧化 层；淀积附着层溅射或CVD-TiN膜；覆盖式CVD-W淀积；W膜的回刻；附着层 的刻蚀8. 列举多晶硅、TiN的主要用途（1）多晶硅的用途：高掺杂的多晶硅在MOS器件中作为栅电极；超大规模集成电路中电极的多层布线；

8、在自对准工艺中利用多晶硅的耐高温特性作为扩散掩膜；低掺杂的多晶硅在SRAM中制作高值负载电阻；在双极工艺中，高掺杂的多晶硅薄膜也用来制作发射极；MEMS器件，如压力传感器的应变电阻。（2）TiN的用途：多层互联系统中可以作为扩散阻挡层或附着层；铝互连系统中，TiN是扩散阻挡层，防止硅/铝间的扩散；铜多层互联系统中，TiN是附着层，又是阻挡层；铜与硅及二氧化硅附着性不好，TiN起黏结作用，且TiN可以阻硅/铜间的扩散。第八章1. PVD的概念物理气相淀积（PVD）是利用某种物理过程实现物质转移，将原子或分子由（靶）源气相 转移到衬底表面形成薄膜的过程2. 真空蒸镀概念、基本过程（1）概念真空蒸镀

9、：在高真空环境加热原材料使之气化，源气相转移到衬底，在衬底表面凝结形成 薄膜的工艺方法（2）基本过程三个基本过程：蒸发过程f气相输运过程f成膜过程3. 蒸汽压、平衡蒸汽压、蒸发温度的概念蒸汽压：指在液态（固态）物质表面存在该物质的蒸汽，平衡时这些蒸汽对液（固）表面 产生的压强就是该液（固）体的蒸汽压平衡（饱和）蒸汽压：一定的温度下，与同种物质的液忍或固态）处于平衡状态的蒸汽所 产生的压强叫饱和蒸汽压。饱和蒸汽压随着温度升高而迅速增大蒸发温度：在平衡蒸汽压为1.333Pa时所对应的物质温度4. 溅射的概念、基本过程（1）概念溅射：在一定的真空环境下电离气体，使之形成等离子体，带正电的气体离子轰击

10、靶阴极， 逸溅出的靶原子等离子气相转移到衬底表面形成薄膜的工艺方法（2）基本过程四个过程：等离子体产生过程离子轰击靶过程靶原子气相输运过程淀积成膜过程5. 溅射率概念溅射率（溅射产额）：入射一个离子所溅射出的原子个数。溅射率越高，可淀积到衬底原子就越多，薄膜淀积速度就越快。6. 溅射与蒸镀薄膜质量的比较溅射薄膜的保形覆盖特性好于蒸镀薄膜溅射薄膜附着性好于蒸镀薄膜溅射薄膜较蒸镀薄膜密度大，针孔少溅射薄膜的淀积速率较蒸镀慢，膜厚可控性和重复性好薄膜纯度较高溅射工艺需要与薄膜成分相适应的高纯度靶材7. 改善溅射薄膜的保形覆盖特性的方法充分升高衬底温度（温度越高，表面扩散迁移快）在衬底上加射频偏压，有

11、助于溅射材料的再淀积采用强迫填充技术：高深宽比的微小光刻接触孔的圆片上溅射薄膜时，有意使金属薄膜 在接触孔顶拐角处产生明显的尖端，直至两个尖端接触，则淀积发生在接触孔覆盖膜的 顶面，此时薄膜台阶覆盖特别差。为了修正这种状况，把衬底放在一个压力容器中，加 热，加压到几个大气压，当压力超过金属的抗曲强度，密封层就会塌陷下去，推动金属 向下进入接触孔。采用准直溅射技术：高真空溅射时，在衬底正上方插入一块高纵横比孔的平板，成为准 直器。溅射原子的平均自由程足够长，则在准直器与衬底之间几乎不会发生碰撞。因此， 只有速度方向接近于垂直衬底表面的溅射原子才能通过准直器上的孔到达衬底表面，而 且这些原子更可能

12、淀积在接触孔的底部，这样就不会因接触孔顶两拐角的接近造成到达 孔底部溅射原子过少，从而出现孔底角处薄膜太薄的现象。8. 铝的“尖楔”现象，解决方法制作铝膜内电极，与衬底硅形成欧姆接触淀积之后高温退火。退火中硅铝互扩散，在界 面硅的一侧出现铝的“尖楔”，可能导致结穿通。硅在铝中的固溶度只有1%，界面处硅 向铝中扩散，而留下的硅被铝填充。减少尖契的方法：1）共蒸发方法：使用含硅1%左右的铝2）在铝和硅衬底之间夹一层阻挡层第九章1. 光刻、分辨率、焦深的概念光刻就是将掩模版（光刻版）上的几何图形转移到覆盖在半导体衬底表面的对光辐照敏 感薄膜材料（光刻胶）上去的工艺过程分辨率是指一个光学系统精确区分目

13、标的能力。最小分辨率指光刻系统所能分辨和加工 的最小线条尺寸光刻分辨率：光刻工艺得到的光刻胶图形能分辨线条的最小线宽L，也可用单位尺寸能 分辨的线条数表示焦深是一定工艺条件下，能刻出最小线宽时像面偏离理想焦面的范围。焦深越大，对光 刻图形制作越有利2. 根据瑞利定理说明提高分辨率的方法光刻分辨率是决定芯片特征尺寸的最主要因素。从量子物理的角度看，光刻分辨率存在 物理物理极限，由衍射决定： L3入 /2 Rmax W1/入由量子理论的海森堡不确定关系式可得出离子的束光刻极限： L pAh；其中h为普朗克常数； p为离子动量不确定值；动量最大变化值从-p至到+p,则有： L 3h/2p； L就是线

14、宽，最高分辨率：Rmax=1/2A LWp/h；对于光子，p=h/入，则 L 3入/2；理论最高分辨率：Rmax W1/入；根据粒子的波动性，p=mv； E=mv2/2,则 p=h/入=V 2mE L3h/2 J 2mE粒子质量越大， L越小，分辨率越高；动能越大， L越小，分辨率越高。3. 基本光刻工艺流程及其目的工艺流程底膜处理（对硅衬底表面进行处理，以增强衬底与光刻胶之间的黏附性）涂胶（厚度均匀、附着性强、没有缺陷）前烘（增加光刻胶与衬底间的黏附性，增强胶膜的光吸收和抗腐蚀能力，以及缓和涂胶 过程中胶膜内产生的应力等）曝光（使接受到光照的光刻胶的光学特性发生变化）曝光后烘烤（消除驻波效应

15、）显影（用化学显影液溶解由曝光造成的光刻胶的可溶解区域）坚膜（使胶膜附着能力增强，抗腐蚀能力提高）刻蚀（将光刻胶上的图形转移到材料上）去胶（将光刻胶彻底去除）检验工序（检查污点和大的微粒污染，检验缺陷和图案变形）第十章1. 光刻胶的概念、目的、组成、分类（1）概念：光刻时接收图像的介质称为光刻胶（2）目的：将掩模版图形转移到硅片上；在后续工艺中，保护下面的材料（3）组成：树脂：作为粘合剂聚合物的混合物，给予光刻胶机械和化学性质，对光不敏感感光剂：光刻胶材料的光敏成分。有机溶剂：使光刻胶具有流动性，绝大多数溶剂在曝光前挥发。添加剂：控制光刻胶材料特殊方面的化学性质。（4）分类：根据光刻胶对辐射后

16、的响应特性分类：正性光刻胶：曝光部分变为可溶性物质，在显影工艺中容易去除。图像与掩模版图形一致 负性光刻胶：曝光部分变为难溶性物质，显影工艺未曝光部分被去除。图像与掩模版图形 相反根据用途分类：可见光刻胶电子束光刻胶X射线光刻胶2. 正胶和负胶的特点正胶：显影容易，图形边缘齐，无溶涨现象，光刻的分辨率高，去胶也较容易。负胶：显影后保留区的胶膜是交联高分子，在显影时，吸收显影液而溶涨，另外，交联 反应是局部的，边界不齐，所以图形分辨率下降。光刻后硬化的胶膜也较难去除。但负 胶比正胶抗蚀性强3. 几种光学分辨率增强技术移相掩模技术离轴照明技术光学邻近效应校正技术4. 几种光刻机：接触式光刻机、接近

17、式光刻机、扫描投影光刻机、分布重复投影光刻机、步 进扫描投影光刻机的原理、特点（1）接触式曝光：掩模版与硅片表面的光刻胶直接接触。20世纪70年代主要光刻手段；主要应用于5um线宽及以上的生产方式中；接触式光刻机 的掩模版包括了要曝光的硅片表面所有芯片阵列图形。优点：设备投资较小，接触式减小了图像失真，图像分辨率较高。缺点：易污染掩模，使掩模损伤；每5到25次就要更换掩模版；套准精度差；依赖于操作 者，重复性差。（2）接近式曝光：掩模版与光刻胶之间有2.525um间隙。由接触式曝光发展而来，20世纪70年代主要光刻手段；将掩模损伤减至最小，但光线在掩模边缘的衍射使分辨率下降到25um。直接复制

18、整个硅片图形，主要应用于24um线宽的生产方式中。依赖于衬底表面反射率等 因素。（3）扫描投影曝光：利用反射镜系统把1:1图像的整个掩模图形投影到硅片表面。图像没 有放大也没有缩小，掩模版的图形和硅片上的图形尺寸相同。接触式或接近式光刻系统存在沾污、边缘衍射、分辨率限制等问题。70年代末80年代初 发明了扫描投影光刻机；主要应用于线宽大于1um的非关键层；掩模版1： 1，全尺寸（4）分步重复投影曝光：设备一次只投影一个曝光场，然后步进到硅片上另一个位置重复 曝光。80 年代末90 年代，0.35um （I 线）和 0.25um （DUV）。掩模版缩小比例（4/5： 1），降低了投影掩模版的制作

19、难度；曝光区域（Exposure Field）限制在22X22mm （一次曝光所能覆盖的区域）。单个光刻机镜 头系统的费用超过100万美元（5）扫描步进投影曝光：融合了扫描投影光刻机和分步重复光刻技术，通过使用缩小透镜 扫描一个大的曝光场图像到硅片上的一部分实现的。90年代末至今，用于W0.18m工艺。采用6英寸的掩模版按照4： 1的比例曝光，曝光 区域（Exposure Field） 26 X 33mm。优点：增大了每次曝光的视场；提供硅片表面不平整的补偿；提高整个硅片的尺寸均匀性。同时因为需要反向运动，增加了机械系统的精度要求。第十一章1. 刻蚀技术的概念，对刻蚀技术的要求刻蚀技术：就是把

20、光刻胶上的图形转换到光刻胶下面的各层材料上去的工艺过程。-ULSI对刻蚀技术的要求：图形转移的保真度：即各项异性程度；选择比：两种不同材料被腐蚀速度之比；均匀性：不同位置的腐蚀速率不同；刻蚀的清洁：刻蚀过程中引入沾污。2. 湿法刻蚀的概念、特点湿法刻蚀是利用特定溶液与薄膜间进行的化学反应来去除被刻蚀部分而达到刻蚀目的的技术。将晶片放在腐蚀液中，通过化学反应去除窗口薄膜，得到晶片表面的薄膜图形。湿法刻蚀特点：湿法腐蚀工艺简单，无需复杂设备。保真度差，腐蚀为各向同性，图形分辨率低。选择比高，对器件不会带来等离子体的损伤；均匀性好；清洁性较差。3. 干法刻蚀的概念、特点干法刻蚀是利用辉光的方法产生带

21、电离子以及具有高度化学活性的中性原子和自由基， 这些粒子和晶片反应以将光刻图形转移到晶片上的技术。，是ULSI的标准腐蚀工艺。干法刻蚀特点：与湿法腐蚀比较，优点：保真度好，图形分辨率高；湿法腐蚀难的薄膜如氮化硅等可以进行干法刻蚀。清洁性好，气态生成物被抽出；无湿法腐蚀的大量酸碱废液。缺点：设备复杂；选择比不如湿法。4. 刻蚀的选择比选择比：同一刻蚀条件下一种材料与另一种材料相比刻蚀速率快多少，定义为被刻蚀材料 的刻蚀速率与另一种材料的刻蚀速度之比。ESR Er式中，Ef =被刻蚀材料的刻蚀速率=掩蔽层材料的刻蚀速率（如光刻胶）5. 刻蚀的终点检测方法干法刻蚀对下层材料的刻蚀选择性小，因此必须配

22、备指示什么时候刻蚀过程结束的监测 器。通过使用终点检测器可以计算出刻蚀结束的准确时间，进而准确地控制过度刻蚀的 时间，以确保多次刻蚀的重复性。常见的终点检测设备有三种：发射光谱分析、激光干涉测量、质谱分析第十二章1. 欧姆接触欧姆接触是指金属与半导体的接触，而其接触面的电阻值远小于半导体本身的电阻，使得 组件操作时，大部分的电压降在有源区而不在接触面2. 铝的电迁移现象，以及减小方法电迁移现象：在大电流密度作用下金属化引线的质量输运现象。在电场作用下，电子向 正极迁移，而离子受电子褒挟有指向正极的作用。综合质量输运沿电子流方向，结果在 一方形成空洞，另一方形成小丘，造成电路的开路或多层布线上下

23、两层的短路。提高铝抗电迁移的方法有：在铝膜中加入少量的硅和铜，因为杂质在晶粒晶界处的分凝效应，可以降低铝离子在 晶界的迁移，使MTF提高一个数量级。加入杂质含量一般为（1%2%） Si、4%Cu。采用适当的工艺淀积铝膜，如电子蒸镀的铝膜代替溅射铝膜；采用“竹状”结构的铝膜，都可以使MTF提高两个数量级；在铝膜表面覆盖Si3N4或其他介质，可以提高铝的抗电迁移能力。3. 化学机械抛光（CMP）的概念通过使用软膏状的化学研磨剂在机械研磨的同时伴有化学反应的抛光平坦化方法4. 铜的镶嵌工艺流程（双大马士革工艺）淀积刻蚀停止层，如PECVD-Si3N4淀积厚的绝缘介质层，如APCVD-SiO2；光刻引

24、线孔；以光刻胶作为掩膜刻蚀引线沟槽并去胶，如干法刻蚀SiO2再去胶；光刻通孔；以光刻胶作为掩膜刻蚀通孔并去胶；去刻蚀停止层，采用高选择比刻蚀方法，通孔刻蚀过程将在停止层自动停止清洁后溅射淀积金属阻挡层和铜的籽晶层；淀积填充通孔和沟槽直到填满；利用CMP技术去除沟槽和通孔之外的铜。5. 局部氧化工艺（LOCOS）、浅槽隔离工艺（STI）、鸟嘴现象局部氧化工艺（LOCOS）是通过厚场氧化层绝缘介质，以及离子注入提高场氧化层下硅 表面区域的杂质浓度实现电隔离。浅槽隔离工艺（STI）：通过利用氮化硅掩膜经过淀积、图形化、刻蚀硅后形成槽，并在槽 中填充淀积氧化物，用于与硅隔离。是0.25um以下集成电路

25、的标准隔离工艺。鸟嘴：氧化剂通过二氧化硅横向扩散，使氧化反应从Si3N4薄膜的边缘横向扩散形成鸟 嘴区，这个区域既不能作为隔离区，也不能作为器件区。6. 曲折电阻的计算例题：求90um长10um宽电阻器的阻值，如上图所示的直条型和曲折型电阻器。已知方块电阻等 于 1kQ / 口。曲折型电阻器：共有39方，两个端头四个拐角相当于3.9方直条型电阻器阻值为：10.3kQ曲折型电阻器阻值为：42.9kQ7. 简化的双阱CMOS工艺流程及剖面图4) pMOS阙值调整注入与棚定义9)形成侧墙10) n，源漏形成11)pRiW形成12)找化物形成13）形成铝线14）钝化8.简化的双极型npn工艺流程及剖面图标准埋层双极型晶体管的工艺流程:1） pn结隔容Q深集电极接触形成3）基区形成4）发射区形成5）光刻接触孔.金属化9.基本数字单元的版图反相器（inv）. . .与或非门(AOI)或与非门(OAI)BA1A2B带置位端的D触发器