《微机原理第六章半导体存储器、内存储器及其管理.ppt》由会员分享，可在线阅读，更多相关《微机原理第六章半导体存储器、内存储器及其管理.ppt（46页珍藏版）》请在三一办公上搜索。
1、微机原理第六章半导体存储器、内存储器及其管理,主 要 内 容,一、有关存储器的基础知识二、内存储器的扩展设计技术（P275）,存储器的分类及选用（P245）存储器的技术指标（P247）计算机中存储器的分级体系结构（P243）计算机中内存储器的基本结构（P248）,存储器分级结构,CPU内部,CPU外部,存储器分级结构,存储器子系统分为四级寄存器组高速缓存内部存储器外部存储器（包含磁盘Cache、磁盘存储器、磁带和光盘存储设备）,存储器的分级体系结构（P243）,简单的二级结构（P244）：主 存 辅 存,微机系统中存储器采用分级体系结构的根本目的是为了协调速度、容量、成本三者之间的矛盾。,完整
2、的四级结构（P244）：寄存器 Cache 主存 辅存,其中：cache-主存结构解决高速度与低成本的矛盾；主存-辅存结构利用虚拟存储器解决大容量与低成本的矛盾；,只有主存（内存）占用CPU的地址空间,Cache技术（P285）和虚拟存储器技术（P286）,相同点：以存储器访问的局部性为基础；采用的调度策略类似；对用户都是透明的；,不同点：划分的信息块的长度不同；Cache技术由硬件实现，而虚拟存储器由OS的存储管理软件辅助硬件实现；,存储器分级,特点存取速度依次递减容量则依次增加仅内部存储器占用微处理器的地址空间通常有二级Cache，微处理器与第二级Cache之间采用独立的Cache总线 主
3、存或内存，用于存放运行的程序和数据 外部存储器，即微机系统的磁带、软磁盘、硬磁盘、光盘等,存储器分类,按存储介质，可分为半导体存储器、磁介质存储器和光存储器按照存储器与CPU的耦合程度，可分为内存和外存按存储器的读写功能，分为读写存储器（RWM：Read/Write Memory）和只读存储器（ROM：Read Only Memory),存储器分类,按掉电后存储的信息可否保持，分为易失性（挥发性）存储器和非易失性（不挥发）存储器按照数据存取的随机性，分为随机存取存储器、顺序存取存储器（如磁带存储器）和直接存取存储器（如磁盘）按照访问的串行/并行存取特性，分为并行存取存储器和串行存取存储器,存储
4、器分类,按照半导体存储器的信息存储方法，分为静态存储器和动态存储器按存储器的功能，分为系统存储器、显示存储器、控制存储器一般把易失性半导体存储器统称为RAM，把非易失性半导体存储器都称为ROM,半导体存储器的分类,存储器的分类及选用（P245）,按存储介质分类,（其它分类方法了解即可）,（按读写功能分类),（按器件原理分类）,(按存储原理分类),存储器的技术指标（247）,存储容量 存取速度 体积和功耗 可靠性,注意存储器的容量以字节为单位，而存储芯片的容量以位为单位。,访问时间TA、存取周期TM、数据传送速率bps,平均故障间隔时间MTBF,只读存储器ROM,掩膜ROM的内容,浮栅 MOS
5、EPROM存储电路,FLASH特点,按Sector、Page或Block组织：可整片擦除，也可按字节、区块或页面的擦除和编程操作;可快速页写：CPU将页数据按芯片存取速度（一般为几十到200ns）写入页缓存；再在内部逻辑的控制下，将整页数据写入相应页面;具有内部编程控制逻辑：CPU可以通过读出验证或状态查询获知编程是否结束;在线系统编程能力：擦除和写入都无需把芯片取下;,FLASH特点,具有软件和硬件保护能力：可以防止有用数据被破坏;内部设有命令寄存器和状态寄存器;采用命令方式可以使闪存进入各种不同的工作状态，例如整片擦除、页面擦除、整片编程、字节编程、分页编程、进入保护方式、读识别码等;内部
6、可以自行产生编程电压（VPP），所以只用VCC供电.,FLASH内部结构框图,存储器比较,每个基本存储单元可存放1个bit,RAM芯片中的基本存储单元 RAM芯片的组成和结构（P248）内存储器的基本结构,内存储器的基本结构（P248）,存储芯片 存储模块 主存储体（器）,基本存储单元矩阵芯片内部接口电路,静态RAM的六管基本存储单元（P264）,集成度低，但速度快，价格高，常用做Cache。,T1和T2组成一个双稳态触发器，用于保存数据。T3和T4为负载管。如A点为数据D，则B点为数据D。,行选择线有效（高电 平）时，A、B处的数据信息通过门控管T5和T6送至C、D点。,行选择线,列选择线,
7、列选择线有效（高电 平）时，C、D处的数据信息通过门控管T7和T8送至芯片的数据引脚I/O。,动态RAM的单管基本存储单元（P270）,集成度高，但速度较慢，价格低，一般用作主存。,电容上存有电荷时，表示存储数据A为逻辑1；行选择线有效时，数据通过T1送至B处；列选择线有效时，数据通过T2送至芯片的数据引脚I/O；为防止存储电容C放电导致数据丢失，必须定时进行刷新；动态刷新时行选择线有效，而列选择线无效。（刷新是逐行进行的。）,刷新放大器,典型的SRAM内部示意图,RAM芯片的组成与结构（一）,该RAM芯片外部共有地址线 L 根，数据线 N 根；该类芯片内部采用单译码（字译码）方式，基本存储单
8、元排列成M*N的长方矩阵，且有M=2L的关系成立；,存储芯片容量标为“M*N”（bit）,RAM芯片的组成与结构（二）（P265）,该RAM芯片外部共有地址线 2n 根，数据线 1 根；该类芯片内部一般采用双译码（复合译码）方式，基本存储单元排列成N*N 的正方矩阵，且有M=22n=N2 的关系成立；,存储芯片容量标为“M*1”（bit）,内存储器的基本结构,存储芯片,存储模块,存储体,位扩展：因每个字的位数不够而扩展数据输出线的数目；字扩展：因总的字数不够而扩展地址输入线的数目，所以也称为 地址扩展；,存 储 芯 片 的 位 扩 展,用64K1bit的芯片扩展实现64KB存储器,进行位扩展时
9、，模块中所有芯片的地址线和控制线互连形成整个模块的地址线和控制线，而各芯片的数据线并列（位线扩展）形成整个模块的数据线（8bit宽度）。,存 储 芯 片 的 字 扩 展,用8K8bit的芯片扩展实现64KB存储器,进行字扩展时，模块中所有芯片的地址线、控制线和数据线互连形成整个模块的低位地址线、控制线和数据线，CPU的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线 片选线。,存储芯片的字、位同时扩展,用16K4bit的芯片扩展实现64KB存储器,首先对芯片分组进行位扩展，以实现按字节编址；,其次设计个芯片组的片选进行字扩展，以满足容量要求；,内存储器的扩展设计（P275）,分配地址
10、空间 选择存储芯片 存储芯片内连 与主机（CPU）接口,内 存 地 址 空 间 的 分 配,在PC机中，大部分存储区域已被系统使用或被系统保留，用户扩展存储器可选择的地址范围一般落在0C0000H 0DFFFFH范围内。当然，实际设计时，还需要考虑系统的具体配置，以及是否需要设置选择开关来在改变扩展存储器的地址范围。用户扩展存储器地址空间的范围决定了存储芯片的片选信号的实现方式。,存 储 芯 片 的 选 择,确定类型 根据不同应用场合的特点确定采用何种类型的芯片，如考虑选用SRAM还是DRAM，是否需要E2PROM、FLASH等等；确定具体型号及数量根据容量、价格、速度、功耗等要求确定芯片的具
11、体型号和数量。,思考：若要求扩展64K容量的内存，以下几种选择哪种最优？64K*1的芯片数量N(64K*8)/(64K*1)1*8片;8K*8的芯片数量N(64K*8)/(8K*8)8*1片；16K*4的芯片数量N(64K*8)/(16K*4)4*2片；,显然，芯片的种类和数量应越少越好；在芯片数量相同的情况下应考虑总线的负载能力和系统连接的复杂性。,（需位扩展）,（需字扩展）,（需字位扩展）,从总线负载和系统连接来看，第二种选择最好。,存储器内部结构的确定（存储芯片的互连方式）,另外，如果系统中数据总线的宽度大于8bit，如第二章中所述的8086微处理器系统，为了能同时进行8位和16位操作，
12、还应该设计高位库和低位库。,即根据选定存储芯片的特点确定其字位扩展方式：通常各存储芯片上的地址线及读写控制线均互连，而数据线和片选线的连接方式需根据具体情况确定。,为使系统连接简单，通常在设计较大容量存储器时宜选用容量为N1的存储芯片进行位扩展。,扩展内存储器与主机（CPU）三总线的接口,另外，可能还需要考虑微处理器的时序匹配问题。,地址译码,一、数据线：如果考虑总线负载问题，可加接数据收发器。,二、读写控制线：考虑有效电平。,字选：系统地址总线中的低位地址线直接与各存储芯片的地址线连接。所需低位地址线的数目N与存储芯片容量L的关系：L2N。片选：系统地址总线中余下的高位地址线经译码后用做不同
13、存储芯片的片选。通常IO/M信号也参与片选译码。,三、地址线：字选片选。,扩展内存储器片选译码电路的设计,一、片选线的形成方式决定了各存储芯片的地址空间，即确定了扩展内存地址的组织方式（P278）顺序方式或交错方式。微机中一般采用顺序方式组织，即片选线由CPU高位地址线形成，而每个芯片上的地址信号（字选线）由CPU低位地址线。,二、片选信号可以采用线译码、部分译码和全译码等三种方式（或三种方式的组合）来实现。,每组芯片使用一根地址线作片选；,只有部分高位地址线参与译码形成片选信号；,全部高位地址线都参与译码形成片选信号；,全译码电路,部分译码电路,线选法电路,例：设某系统地址总线宽度为20bi
14、t，数据总线宽度为8bit，控制信号M/(/IO)为高电平时表示对存储单元寻址。现采用8K*8芯片实现32KB扩展存储器，要求其地址从0C0000H 开始，试画出该扩展存储器与系统三总线的连接方式。,一、数据线：RAM芯片的数据总线宽度和系统数据总线宽度一致，不需要位扩展，所有芯片数据线互连后与系统数据总线连接。,根据系统扩展要求及所选芯片类型可知，本系统中的扩展存储器共需要8K*8的存储芯片数量N(32K*8)/(8K*8)=4*1片。,二、读写控制线：所有RAM芯片的读写信号线互连后与系统的读写控制线连接。,三、地址线：采用顺序方式组织存储芯片 低位地址线：8K容量的存储芯片需要13根地址
15、线进行字选，所有芯片地址线互连后与系统的低13位地址线（A0A12）连接；高位地址线：剩余的7根系统地址线（A13 A19）可用于产生所需的4根片选线；,用全译码法实现扩展存储器的片选设计,全译码方式下，系统的每一条地址线都应该参与译码。设该扩展存储器占用0C0000H开始的一段连续地址空间，则可用下表表示系统地址信号与各芯片所占地址空间的关系：,1,1111,1111,11110,0000,0000,0000,从该表中可以看出：低位地址线A12A0应直接接在存储芯片上，寻址片内8K单元；次高位地址线A14、A13译码后产生片选信号区分4个存储芯片；最高位地址线A19A15及控制信号M/(/I
16、O)可用作片选信号有效 的使能控制；,符合要求的全译码电路（一）,用门电路完成片选译码，电路结构看起来比较复杂。,符合要求的全译码电路（二）,用译码器代替门电路完成片选译码，电路工作稳定，结构简练。,用部分译码法实现扩展存储器的片选设计,与全译码方式的唯一区别是：系统最高段地址信号（A19A15）不参与片选译码，即这几位地址信号可以为任何值。,用线译码法实现扩展存储器的片选设计,4个片选信号必须使用4根地址线，电路结构简单，缺点是：系统必须保证A16A13不能同时为有效低电平；同部分译码法一样，因为最高段地址信号（A19 A15）不参与译码，也存在地址重叠问题；,思考：试写出各芯片占用的地址空间。,
