手机仿真系统硬件平台设计说明.docx

《手机仿真系统硬件平台设计说明.docx》由会员分享，可在线阅读，更多相关《手机仿真系统硬件平台设计说明.docx（24页珍藏版）》请在三一办公上搜索。

1、技术文件技术文件名称：手机仿真系统硬件平台设计说明技术文件编号：版 本：V1.0文件质量等级：共23页（包括封面）拟制 朱哲勇刘淑良审核会签标准化 批准深圳市中兴通讯股份有限公司目录1 概述41.1 版本背景介绍41.2 缩略语41.3 参考文献42 设计输出43 系统位置54 设计原理54.1 射频模拟电路板54.1.1 射频模块54.1.1.1 模拟接口64.1.1.2 串行接口64.1.1.3 控制接口74.1.2 模拟基带芯片74.1.2.1 工作时钟和复位84.1.2.2 电源和控制信号94.1.2.3 控制寄存器94.1.2.4 基带模块94.1.2.5 音频模块104.1.2.6

2、 控制模块104.1.3 电源电路 114.1.4 键盘、显示和SIM卡驱动电路124.2 DSP电路板124.2.1 工作主频的确定124.2.2 串口通信134.2.3 HPI 口 134.2.4 存储器选择144.2.5 复位和JTAG调试144.2.6 接口信号定义154.3 MCU电路板164.3.1 存储器接口164.3.2 SIM 卡接口174.3.3 背光/LCD显示接口174.3.4 MCU 与 DSP 的接口184.3.5 测试接口184.3.6 可编程逻辑器器件184.3.6.1 时间处理单元TPU184.3.6.2 与 EEPROM 的接口204.3.6.3 键盘接口2

3、04.3.6.4 与射频模块的接口204.3.6.5 其它功能204.3.6.6 FPGA 与 MCU 的接口204.3.7 接口信号定义21评审记录221概述1.1版本背景介绍文档名称手机仿真系统硬件平台设计说明文档乡菁号版本号版本生成 时间修改人修改原因1.099/11/12朱哲勇 刘淑良初版。1.2缩略语GSMGlobal System for Mobile communication全球移动通信系统ASICApplication Specific Integrated Circuit特定用途集成电路SOCSystem on chip片上系统DSPDigital Signal Proce

4、ssor数字信号处理器MCUMicro controller Unit微控制器单元SIMSubscriber Identification Module用户识别模块GMSKGaussion Filtered MSK高斯滤波最小移频键控MMIMan Machine Interface人机界面1.3参考文献 TI 芯片手册 TI 芯片手册 ATMEL 芯片手册 TTP资料 ADI 芯片手册 ADI 芯片手册LINEAR芯片手册 TI基带芯片资料文档何反修1999.8 文档朱哲勇1999.82设计输出 手机仿真系统硬件平台设计说明 射频模拟电路板电路原理图 DSP电路板电路原理图 MCU电路板电路原

5、理图3系统位置手机仿真系统中，硬件平台是用来仿真手机中LAY1部分的所有软、硬件所实现的功能， 并为手机协议栈和MMI应用层软件提供一个程序调试的硬件环境。其目标为设计一个硬件 仿真板，在该仿真板上可以运行和调试DSP算法程序、MCU控制程序和通信协议等。4设计原理整个仿真板由三个部分电路组成：射频模拟电路板、DSP电路板和MCU电路板，这三 个部分电路之间都有通信接口。下面我们将对电路的设计原理及其之间的通信接口作一详细 的介绍。4.1射频模拟电路板射频模拟电路板包括射频模块、模拟基带芯片、键盘和显示、SIM卡、话音输入输出和 电源等电路，同时该电路板还提供了一个25针的双排插座同DSP电路

6、板进行串口通信以及 一个64针的双排插座同MCU电路板进行通信。4.1.1 射频模块射频模块采用TDK公司的射频模块，通过一个50针的双排连接器连接到电路板上。 TDK公司的射频模块共有50个管脚，分别与天线、模拟基带芯片和MCU芯片等连接，其 各管脚的名称和功能见下表所示。引脚号管脚名称信号方向信号类型信号功能描述1RFCLK输出模拟13MHz参考时钟2VSYNTHEN输入数字频率合成器电源使能3SYNTHCLK输入数字频率合成器/AGC串行时钟4SYNTHEN1输入数字频率合成器数据选通信号5IRXP输出模拟基带接收数据6IRXN输出模拟基带接收数据7ITXP输出模拟基带发送数据8ITXN

7、输出模拟基带发送数据9RAMPDAC输入模拟发送Ramp/功率控制10TXEN输入数字发送器使能11TXPA输入数字功放/天线开关使能12154.8V PA输入模拟功放电源，额定值为4.8V16DCSSEL输入数字DCS收发器使能17GSMSEL输入数字GSM收发器使能18GND输入模拟AFCDAC/VCLK 地19 35GND输入模拟公共电源/信号地36384.8V_PA输入模拟功放电源，额定值为4.8V39RXON1输入数字接收器前端使能40TXPHASE输入数字功放负电源发生器使能41RXON2输入数字接收器后端使能42VBAT输入模拟电池供电输入，额定值3.6V43QTXP输入模拟基带

8、发送数据44OTXN输入模拟基带发送数据45QRXN输入模拟基带接收数据46QRXP输入模拟基带接收数据47AGCA输入数字AGC数据选通信号48SYNTHDATA输入数字频率合成器/AGC串行数据49VCLK输入模拟13MHz参考时钟的电源输入，额定 值 2.85V50AFCDAC输入模拟AFC VCTCXO频率校正信号NT输入/输出模拟天线连接端4.1.1.1 模拟接口射频模块共有12个模拟接口信号，分别与模拟基带芯片中的相应管脚相连接。具体如 下： RFCLK：模块中的13MHz VCTCXO为基带处理器和射频系统提供主时钟。VCTCXO 设计了输出缓冲，用于满足基带处理器和PLL芯片的

9、要求。为基带处理器提供的时钟 信号是一个交流耦合的13MHz正弦波信号，信号幅度的典型值-600mVpp。负载的阻 抗必须5kQ，电容25pF。该信号通过一电缆分别连接到DSP电路板和MCU电路板上， 作为DSP芯片和MCU芯片的外接时钟信号源。 VCLK：该信号由基带提供，用于给模块中13MHz VCTCXO和缓冲放大器供电。在电 路中该信号直接接到模拟电源提供的2.8V_A上。 基带I、Q信号：为射频模块和模拟基带芯片之间传递的双路差分模拟基带信号。其中 射频模块发送给模拟基带芯片的为4个信号：IRXP、IRXN、QRXP、QRXN，射频模 块从模拟基带芯片接收到的也为4个信号：ITXP、

10、ITXN、QTXP、QTXN。在电路中， 这些信号分别接到AD6421B的对应的管脚上。 RAMPDAC：用于控制发送器的功率控制环路。RAMPDAC信号决定射频模块所发送 突发脉冲的输出功率和功率/时间曲线。RAMPDAC信号在功率控制环路中被滤波，以 去除D/A转换器所产生的高频能量。在电路中，该信号连接到模拟基带芯片AD6421B 的一个辅助D/A转换器提供的RAMP信号。 AFCDAC:该信号用于控制射频模块中的13MHz VCTCXO。基带处理器根据FCCH突 发脉冲上测量的结果来调整13Mhz晶体振荡器的频率，并在传输TCH突发脉冲的过程 中时刻跟踪测量结果。在电路中，该信号连接到

11、模拟基带芯片AD6421B的一个辅助 D/A转换器提供的AFC信号。 天线：天线通过一个单50Q端口连接，完成GSM900/DCS1800射频信号的发送和接收。4.1.1.2 串行接口射频模块包含了一个串行编程接口，用于合成器芯片和HD155121的中频AGC放大器 的控制。射频模块包含了一个国半LMX2336L双PLL合成器芯片它控制540MHz中频 VCO和双频UHF VCO模块。合成器芯片和HD155121共享数据和时钟线，两个锁存使能 信号SYNTHEN和AGCA决定数据是对AGC增益设置进行编程还是对合成器频率进行编 程。在电路中，该编程接口由MCU电路板来提供。该接口共有四个引脚，

12、分别连接到MCU 提供的同名的4个信号： SYNTHEN1： LMX2336合成器的“锁存使能”信号。 SYNTHDATA合成器芯片和HD155121合用的串行数据线。其中，合成器的编程字长 为22比特，数据是MSB先移入，各位比特的作用请参看LMX2336数据手册。AGC 增益编程字长为8比特，开始的两个数据位D7、D6有以下作用：D7用于控制第一阶接收混频器：“0” =正常增益值“1” =缩减的增益值D6用于控制中频放大器/第二阶混频器：“0” =正常增益值“1” =缩减的增益值其余的6个比特（D5D0）用于编程AGC增益。 SYNTHCLK：合成器芯片和AGC放大器合用的串行移位时钟，时

13、钟的上升沿有效。 AGCA： HD155121芯片的AGC串行编程寄存器的“锁存使能”信号。4.1.1.3 控制接口控制接口共有8个接口信号，分别用来控制射频模块中电源的供应、发射和接收的允许 等。这些信号全部由MCU电路根据需要进行控制： VSYNTHEN :合成器和HD155121F射频芯片的电源调整器控制信号。高电平有效，当 该引脚为“低”，射频模块处于待机模式。该信号由MCU提供的RADIOON信号进行 控制。 DCSSEL： DCS频段选择信号，高电平有效。当为“高”时，GSMSEL必须为“低”。该信号连同下面的GSMSEL、TXPHASE和TXEN信号分别连接到MCU提供的同名信

14、号。 GSMSEL： GSM频段选择信号，高电平有效。当为“高”时，DCSSEL必须为“低”。 TXPHASE：该信号用于打开给GaAS功放提供偏置电压的负电压发生器的开关。 TXEN:该信号用于控制发送器。TXEN用于控制发送VCO、功放和功率控制环路的供 电部分，另外TXEN信号用于使能锁相环的偏置部分和HD155121射频芯片内部的时 钟分频器。 TXPA：该信号用于控制TX/RX天线开关，它与DCSSEL 一起获得所需发送时隙之外 的额外的PA隔离。该信号接到MCU提供的PASUPPLYON信号。 RXON1：用于控制接收器前端的操作。另外RXON1与DCSSEL 一起用于在TX/RX

15、天 线开关之间切换合适的接收信号路径。 RXON2：用于控制接收器的后端，IF放大器和解调器。在电路中，RXON1和RXON2 接在一起，由MCU提供一个RXON信号进行统一控制。4.1.2 模拟基带芯片模拟基带芯片采用AD公司的AD6421B芯片。该芯片为音频、基带编解码器件，在其 内部集成了 GSM900、DCS1800和PCS1900频段无线通信时音频信号和模拟基带信号所需 的所有A/D、D/A转换器，同时还提供了几个D/A转换器来控制射频模块和一个4通道的 A/D转换器来检测一些模拟信号如电池的电压或电池的温度等。整个芯片分为三个模块：音 频模块、基带模块和控制模块，每个模块都有一个串

16、口和相应的控制寄存器与数字基带芯片 进行通信。其内部结构如下图所示：ASCLKAUXILIARYSERIALPORTRESETTXONRXONBASEBANDSERIALPORTBSDOVSCLKVOICEBANDSERIALPORTASDIFSASDOMCLKBSDIBSCLKBSDOFSTDI TDO TMS TCKADC2ADC31ABIT AUX-ADCBREFCAPQTXPTXNVOUTNORPVOUTNORNVOUTAUXPVOUTAUXNBUZZERVINNORPVINNORNVINAUXPVINAUXNVREFCAPVREFOUT10-BIT AGC-DACCONTROL RE

17、GISTER32 s 10-BITRAMP- RAM10-BITRAMP-DACJTAG INTERFACE1Q-BITSUBAFC-DACBREFOUTF旧1 RECEIVE ADCFILTER1FIR FILTERQ RECEIVEADCGMSK MadulstorBURSTSTOREQ TRANSMITI TRANSMIT ACFILTERDAC -FILTERIRXPRXPRXNAD6421B芯片工作时需要MCU电路板提供一个13Mhz的主时钟MCLK（方波数字信 号）。为了降低手机的功耗，当AD6421B不进行任何操作时，可以将这个时钟关断。AD6421B分别给三个串口提供串行通信时

18、所需的串行时钟，分别为ASCLK、VSCLK和BSCLKo其中，ASCLK为输入（DSP电路板提供）时钟，是由外界提供的，其最大频率为 6.5Mhz。BSCLK和VSCLK为AD6421B芯片向外（DSP电路板）输出的时钟，它们的频率可 以通过BSCLKRATE和VSCLKRATE控制寄存器来设置。BSCLK =13 Mhz2 x BSCLKRATEBSCLKRATE的取值范围为 01023，当 BSCLKRATE=0 时，BSCLK=13VSCLK =13Mhz、5 x(1 + VSCLKRATE)AD6421B芯片的话音串口提供了两种串行数据传输方式：通用模式和DAI模式。通用模式 下数据

19、传输为16位，而DAI模式下数据传输为13位，这些13位比特为通用模式下16位 数据的高13位。在通用模式下，VSCLKRATE的取值为016,在DAI模式下的取值为24。AD6421B芯片在复位时，其RESET管脚应当被设置为1个MCLK以内的低电平，其 内部复位逻辑是边沿有效的，输入的低电平信号在信号变高之后被锁存并保持2个MCLK 的时间。在仿真板中，该复位信号由MCU电路板提供。4.1.2.2 电源和控制信号AD6421B芯片需要两种电源：2.8V模拟电源和2.8V数字电源。在芯片的内部，每个部 分电路的电源都可以单独地供给和关断，以尽可能地降低手机的功耗。AD6421B的两个管 脚T

20、XON和RXON分别用来控制模拟基带信号的发射和接收，高电平有效。这两个信号分 别连接到MCU电路板提供的TXEN和RXEN信号上。AD6421B芯片提供一个测试模式选择管脚MODE，在仿真板中由于不需对该芯片进行 测试，因此将该管脚直接接到低电平上。4.1.2.3 控制寄存器AD6421B芯片提供了一组共37个寄存器，每个寄存器的宽度为10比特，用来控制对 整个芯片的操作。每个控制寄存器都有一个地址，其读写操作是通过控制串口 ASPORT或 基带串口 BSPORT来进行的。控制寄存器的读写数据的格式如下图所示：151413.1 II 109 S 7654320D9DSD7D6D?NDjD2D

21、1DOAA4A3A2AlAO当对寄存器进行写操作时，D9D0为所写入的值，A5A0为所需写入寄存器的地址。注 意，D9为第一个写入的比特。当对寄存器进行读操作时，按上述格式进行串口读之前，需 要先向读地址寄存器写入所读寄存器的地址A5A0，其写入的格式如下图所示：1514.112 IL 109 S 7654320XXXXA5A4A3A2AAO001001在写入地址后的第4个MCLK周期即可进行寄存器读操作。4.1.2.4 基带模块从AD6421B的内部结构图可以看出，在上行方向（手机发射方向），基带模块接收DSP 发送的一个BURST数据并存储在BURST存储区中，当TXON信号为高时，AD6

22、421B自 动地将这些数据取出进行GMSK调制，再经过D/A转换成模拟基带I、Q信号，送给射频 模块BURST存储区能够保存160个比特的数据，可以通过对控制寄存器TXDATA（address=0） 进行16次连续写操作来完成。值得注意的是，在写入的16个10比特的字中，写入的第一 个字的D0比特将被第一个读出，而最后一个字的D9比特将被最后读出。GMSK数字调制 器是利用数字逻辑和ROM数据表来完成的，待发送的BURST比特首先被差分编码，然后 进行脉冲成形，再乘上COS系数（I数据）和SIN系数（Q数据），经过D/A转换后即输出模拟 基带I、Q信号。基带模块的串口共有5个信号：BSDI、B

23、SDIFS、BSCLK、BSDO和BSDOFS，分别与第9页共22页TMS320VC549的BSP1串口提供的同名信号相接；10个模拟接口信号，其中IRXP、IRXN、 QRXP、QRXN、ITXP、ITXN、QTXP、QTXN分别与射频模块的相应的管脚相接，BREFCAP 通过一个0.1uF的电容接到地上，BREFOUT悬空。4.1.2.5音频模块音频模块有3个音频控制寄存器 VCRA(Address=16H)、VCRB(Address=17H)和 VCRC(Address=18H)。VCRA用来控制音频部分输入、输出通道的选择，输出信号的增益和 整个音频模块的电源供应。VCRB用来控制音频

24、部分输入信号的增益，片内音频参考和整个 音频模块主时钟的开、关等。VCRC用来控制音频串口是否处于13比特DAI模式和VSDO 管脚是否处于高祖状态。这些控制寄存器的值可以通过基带串口或控制串口进行设置，寄存 器中各控制比特的具体值可参看AD6421B手册。音频模块的串口提供了 4个管脚VSCLK、VSFS、VSDI和VSDO,分别与TMS320VC549 的BSP0串口提供的相应管脚相接。其中，VSCLK同时连接到BSP0串口的输入、输出时 钟管脚，该时钟由AD6421B来提供，时钟频率通过VSCLKRATE寄存器(Address=1BH)设 置为8Khz，工作在DAI模式下(见2.1.2.

25、1节)。同VSCLK 一样，VSFS也同时连接到BSP0 串口的输入、输出帧同步管脚，信号由AD6421B来提供，频率为8/13Khz。音频模块提供了多个音频模拟接口，包括麦克风、扬声器和蜂鸣器等及其驱动电路。 AD6421B模拟基带芯片提供了两个差分模拟输入信号VINNOR和VINAUX、输出信号 VOUTNOR和 VOUTAUX以及一个单端输出的蜂鸣器输出信号 BUZZERCONTROL。 VINAUX和VOUTAUX为辅助输入、输出信号，在仿真板中不使用这些信号。麦克风输出 的模拟话音信号经过一个电阻、电容滤波网络后，连接到VINNOR的两个输入端，而模拟 话音输出信号VOURNOR直接

26、驱动了一个32欧姆的扬声器。BUZZERCONTROL信号通过 两个晶体管驱动后，推动蜂鸣器发出声音信号。麦克风和扬声器的输入、输出话音信号的音 量大小都可以通过相应的控制寄存器进行设置。4.1.2.6 控制模块AD6421B芯片提供了三个D/A转换器和一个四通道的A/D转换器。D/A转换器用来产 生模拟控制信号，分别为IF接收的自动增益控制信号AGC、主时钟晶振的自动频率控制信 号AFC、RF功放控制信号RAMP。四通道的A/D转换器是一个通用的A/D，可以用来监测 手机中的一些模拟信号，如：电池电压、电池温度等。1) RAMP信号GSM手机在发射突发脉冲时，为了避免发射一些不需要的频谱成分

27、，突发脉冲的功率 大小必须遵循一个精确定义的曲线，这个曲线即是由RAMP信号来提供的。在AD6421B中， 提供了一个RAMP-RAM数据存储区和一个通用D/A转换器来实现这个信号。RAMPRAM 为一个32*16比特大小的RAM，其中分别存储了用来定义功率上升和下降阶段曲线的 16个字的值，手机在发射突发脉冲时，以540Khz的频率将这些数据取出送至D/A转换器， 其输出电压与数据值之间的关系如下式所示。V = 2 x V x 仁 +OUT BREFCAP 321024)其中，VBREFCAP = 1.2V为基带模块提供的参考电压。W为在RAMP-RAM中存储的数据， 巳为RAMP模拟信号的

28、输出电压。当RAMP-RAM被设置为不用时，从串口传送的数据将被直接送往RAMP-DAC转换 成AGC信号。2) AFC信号AFC信号由两个D/A转换器MainDAC和SubDAC组合在一起来完成的，分别用来对 手机的主时钟频率进行粗调和微调控制。其中，MainDAC为8比特，而SubDAC为10比 特，SubDAC的高5位与MainDAC的低5位的值是相同的，两者在一起构成了一个通用的 13比特D/A转换器AFCDAC，如下图所示。Main-DAC76543210Sub-DAC9S7654321()在AD6421B中，有两个寄存器AFCDAC和SUBDAC，分别用来存放 MAINDAC和SU

29、BDAC的值。若它们的值分别为M和S，则输出的AFC信号的电压为：V = 2 x VOUTBREFCAP(1 M 1 S ) x + x32 256 8 1024)其中,VBREFCAP = 1.2V为基带模块提供的参考电压。从该公式中可以看出，当M=0，S=0时，AFC输出的信号电压最小为匕或=2/32 x 1.2V = 75mV。当M=FFH，S = 3FFH时，AFC输出的信号电压最大为V= (2/32 + 2 + 2/8) x 1.2V = 2.765V，由于这个电压超OUT过了控制模块所供给的最大工作电压2.7V，为确保芯片工作正常，规定M和S的最大值分 别为M=DFH，S = 3F

30、FH，此时输出的AFC信号电压为2.46V.3)通用 A/D、D/AAD6421B提供了一个4通道10比特的A/D转换器，用来监测一些模拟信号。通道的 选择和转换的启动都是通过相应的控制寄存器来控制的，转换的速率为13/128Mhz。在仿真板中，由于TDK射频模块的自动增益控制是通过串口进行软件编程实现的，因 此AD6421B芯片中用于AGC的D/A可以当作一个通用的D/A转换器来使用。其输出信号 的电压计算公式如下式所示。V = 2 x Vx( + LOUT BREFCAP 321024 )其中，VBREFCAP = 1.2V为基带模块提供的参考电压，W为数据值。在仿真板中，控制模块的串口同

31、TMS320VC549的TDM串口相接，此时TDM串口工 作在标准串口模式下，接法与基带串口相同。AFC和RAMP信号分别直接连接到射频模块 相应的管脚上，通用A/D的4个输入管脚和AGC信号的输出管脚连接到一个插座上，以供 备用。4.1.3电源电路整个射频基带电路板需要的电源为：3.6V，2.8V_D，2.8V_A和4.8V_A。输入的直流电 压经过一个电压调整器后，输出一个3.6V的电压，供整个电路板使用。同时，经过两个2.8V 的电压变换器后，分别输出2.8V的数字电压和2.8V的模拟电压。此外，电源电路还提供射第11页共22页频功放所需的4.8V的工作电压。具体的电源电路请参看电路图。

32、4.1.4 键盘、显示和SIM卡驱动电路键盘使用6X4的键盘，为6行4列，分别接到MCU上。LCD采用LC99402并行显示 器，接到MCU上。SIM卡与数字基带芯片之间的接口是通过芯片LTC1555来实现的。LTC1555芯片为SIM 卡提供电源和进行3V到5V的信号电平转换，在MCU与SIM卡之间起着桥梁的作用。 LTC1555与MCU之间的接口信号主要有：SIMCLOCK（串行时钟）、SIMDATA（串行数据）、 SIMRESET（SIM卡复位信号）、SIMM0 & SIMM1（SIM卡电压的模式选择）。4.2 DSP电路板DSP采用TI的TMS320VC549芯片。DSP电路板主要包括

33、复位电路、程序存储器、JTAG 调试口等电路。4.2.1 工作主频的确定TMS320VC549的最高工作频率可以达到100Mhz，其工作时钟可以为射频模块提供的 13Mhz的纯正弦波信号，也可以为晶振产生的13Mhz的纯正弦波信号，以便于调试。两者 之间通过一个跳线来选择。射频模块的时钟信号通过电缆传输过来后，通过一个时钟驱动电 路进行驱动，以保证DSP能够正常工作。在TMS320VC549内部有一个软件可编程的PLL电路，可以被设置为两种时钟模式： PLL模式和DIV模式。在两种模式下，TMS320VC549的工作频率都为输入时钟的频率乘以 相应的系数。在DIV模式下，有两个系数1/2和1/

34、4；在PLL模式下，有18种系数。这些 系数的值和模式的选择都是由时钟模式寄存器CLKMD中的各种比特位来进行设置的。 TMS320VC549工作时钟的模式选择如下图所示。Table 5. PLL Multiplier Ratio as a Function of PLLNDIVT PLLDIV, and PLLMULPLLNDIVPLLDIVPLLMULMULTIPLIERt0X0 -140.50X150.25100-14PLLMUL + 110151110 Or even(PLLMUL + 1)211oddt CLKOU I -CLKINxn ul：iplierTMS320VC549有三个

35、管脚CLKMD1、CLKMD2和CLKMD3，用来对芯片复位时工作 时钟模式的选择。通过上述三个管脚，可以在系统复位时将TMS320VC549的软件可编程 PLL配置在所需要的任何模式。如下图所示。Table 6. Clock Mode Settings at ResetCLKMD1CLKMD2 LKMD3CLKMD REGISTER RESET VALUECLOCK MODE00DOOOOTiDi诂也也wilfi exlemal就电心001lOOOTiDivids-by-twd, wilii exlemal01D2D00TIDivida-by-fwo, wilfi exlemal gjma1

36、0D4000TIivid白intsiTiQi oscillator 白心bled11D60001Divids-by-twd, wilii exlemal1117D00TIinternal ascillaior srwbledt101OOOTTiPLL x 1 withsoLrce011Si尊i modemodd (549 only). Da ndE in normal opgrlioni.在仿真板中，CLKMD1 = 1、CLKMD2=0、CLKMD 3 = 1。4.2.2 串口通信TMS320VC549提供了三个高速、全双工的串口，用于与模拟基带芯片AD6421进行串 行通信。其中，包括两个

37、带缓冲存储区的串行口 BSP0和BSP1以及一个时分复用串行口 TDM。每个BSP串口包括一个全双工、双缓冲的标准串口、一个自动缓冲单元ABU和一块收、 发缓冲存储区，可以工作在连续方式下，也可以工作在突发模式下，同时发射和接收串口可 以工作在不同的模式下。ABU内部含有一套自己的循环地址发生器，允许串口通过内部的 一个独立总线与缓冲存储区进行直接存储。每个缓冲存储区为2K大小的DARAM，BSP0 的最大缓冲区RAM地址为800HFFFH，BSP1的最大缓冲区RAM地址为1800H1FFFH。 在每个缓冲存储区中，发射和接收存储区的起始地址和长度可以通过相应的寄存器来进行设 置，每当存储区被

38、填满或清空时，ABU都将向CPU产生一个中断。当BSP串口的ABU单 元不用时（缓冲模式），BSP串口将工作在标准串口方式下（标准模式）。仿真板的BSP0与AD6421B的语音串口相接，BSP1与AD6421B的基带串口相接BSP0 的发射和接收串口都工作在缓冲模式的突发方式下，传输的串行时钟为AD6421B芯片提供 的8Khz，帧同步信号为AD6421B芯片提供的8/13Khz，接收的数字话音信号存储在800H 93FH；待发射的数字话音信号存储在A00HB3FH。BSP0的发射与接收时钟、发送与接收 帧同步都连接在一起，再分别连到AD6421B相应的管脚上。BSP1的接收串口工作在缓冲模式

39、的突发方式下，传输的串行时钟为AD6421B芯片提 供的13Mhz，帧同步信号为AD6421B芯片提供的13/24Mhz，接收的数字基带信号存储在 1800H1A6FH。BSP1的发射串口工作在标准模式下的连续模式下，BSP1串口将下一帧所 要发射的数字基带I、Q数据一次性地发射至AD6421B的BURST存储区存储起来，等下一 帧的TXEN信号一到，这些数据被自动地调入数字基带调制器进行GMSK调制。TDM串口为时分复用串口，允许每个TMS320VC549同时与多个串行器件进行通信。 但是，在仿真板中，该串口只是用来与AD6421B的控制串口进行通信，来完成AFC、RAMP 和通用A/D和D

40、/A的功能等。因此，DSP程序在初始化时，必须将TDM串口设置在标准 串口的模式下，作为一个标准串口使用。在仿真板中，TDM串口将工作在标准模式的突发 模式下。4.2.3 HPI 口HPI是一个8bit的并行端口，是DSP用来与MCU交换数据的通道。DSP与MCU之间 的交换是通过DSP内的DARAM来实现的。在TMS320VC549中，HPI的DARAM存储区 为1000H17FFH。DSP对DARAM的存储同其它空间的RAM存储一样，而且总线为16 位的。MCU通过HPI接口和HPI地址、数据以及控制寄存器对DARAM进行存储，其总线 是8位的，一个16位的数据传输将分成两次来完成，通过H

41、BIL管脚来指示目前传送的字 节是第一个还是第二个，内部的控制寄存器比特决定是将第一个字节还是将第二个字节放在 一个16位字的高位。MCU在传输数据的过程中，不能改变第一/第二字节的顺序，否则将 导致不正确的结果。HPI提供了一种自动地址增加模式。在这种方式下，读写数据时只需提供第一个数据的 地址即可，接下来的一个数据读将引起HPIA的减1，一个数据写将引起HPIA的加1。这 样就方便了 DSP与MCU之间的大块数据的传输。DSP与MCU之间的相互中断可以通过向HPI中的控制寄存器写中断标志来完成。在手机仿真板中，用来进行数据交换的DARAM区被分成两个页，PAGE0(1000H13FFH)

42、和 PAGE1(1400H17FFH)。分别供 MCU(MCU_PAGE)和 DSP(DSP_PAGE)ffi用。这种双页 存储的技术允许MCU和DSP同时对DARAM进行读取操作而不会发生存取冲突。在每个 TDMA帧中，每个页只能供MCU或DSP其中的一个使用，在各自的页内进行读取操作。DSP的所有活动都是由MCU中的LAY1来安排的，LAY1将所有DSP所要执行的任务 写在MCU_PAGE中，DSP读取这些任务，执行并将结果保存在DSP_PAGE中。到下一个 帧时，MCU与DSP将交换相互所在的页，MCU读取DSP_PAGE中的返回信息并将新的任 务写入MCU_PAGE中；DSP读取MCU

43、_PAGE中的所有任务并执行，将结果存储在 DSP_PAGE中。此后，将重复着以上的数据交换过程。4.2.4 存储器选择TMS320VC549的程序存储器全部配置为外部，其内部的SARAM都配置成数据存储器， 即令PMST寄存器中的OVLY = 0。外部程序存储器芯片选用IDT71V416(SRAM)，其存储 容量为256K*16，存取速度为10ns。当采用JTAG方式进行程序调试时，TMS320VC549工作在微处理器方式下(MP/MC = 1)，此时TMS320VC549所有运行的程序都存储在IDT71V416中，通过JTAG 口可以在计算机上进行实时的调试和跟踪。当程序调试通过后， 我们

44、将程序存储在MCU的FLASH中，上电复位时，通过bootload方式和HPI 口将程序下载到IDT71V416中，此时TMS320VC549工作在微计算机方式下(MP/MC = 0)。仿真板上的调试和下载两种程序运行方式通过一个跳线来选择，即选择MP/MC等于0还是1。TMS320VC549的数据存储器使用其片内的24KSARAM。此外，TMS320VC549片上还 提供了 16K的数据ROM，其中包括： bootload下载程序，可通过BSP、TDM、EPROM、I/O或HPI 口进行程序下载。在我 们的仿真板中，采取HPI 口下载方式。 256字M律解压表 256字A律解压表 EFR语音编译码数据表和一些FFT数据运算表等等，我们可以依需要