《数电实验复习.docx》由会员分享，可在线阅读，更多相关《数电实验复习.docx（16页珍藏版）》请在三一办公上搜索。
1、一.编码器与译码器1.编码器与其级联:O，CC qSY Y Y Y YY2 Y0 Y r161514 1312 1110 9)67915 1474LS14874LS14813 11 14 I L 4 S Y2 Y1 GND(a)引脚排列图ST I I6 I5 I4 I3 I2 I1 I0(b)逻辑功能示意图控制输入端(选通输入端)刃R时，编码器工作，1时，输出 均为1,不进行编码，孔为选通输出端当控制输入端 行二0,但无 有效信号输入EL心-Oc F故为扩展输出端。当豆-0,且有信号输 入国 Yex才为0】否则为1 -2. 译码器与其级联:fee% Z1中中孕j、11615141312 11
2、10 974LS138112345678Y Yo041Y Y Y YL!Y0Y1匕Y374LS138Y5 Y6 Y7STb STST?Q Q 4 P 4 + ABCD + ABC DI f = RC四、一把密码锁有三个按键，分别为A、B、C。当三个键都不按下时，锁打不开，也不报警；当只有一个键按下时，锁打不开，但发出报警信号；当有两个键同时按下时，锁打开，也不报警；当三个键同时按下时，锁被打开，但要报警。试使用74LS138和74LS20双与非门实现此逻辑电路并画出真值表五、思考题：设计一个5 32的二进制译码器提示：用四片74LS138及一片74LS139 （2-4译码器）组成一个树状结构的
3、级联译码器。 用74LS139的输入端做5-32译码器高二位输入端，74LS138的译码输入端做5-32译码器 的低三位输入端。（注：74LS139是低电平输出）1.数字钟74LS90引脚图74LS90两个时钟脉冲输入端两个措零端:匹个输出端电源端CPo. CPi例：用74LS9Q设计N=8的计数器适ME0的计数器来设计i 11两和MAIN市T11iM = 4计数器？ M = 6计数器？M = 7计数器？g NC Oi S GND Q，74LS90CP. Ri Rs NC VCC Stx CbLi时钟CPOflG001JL12p_0时伸输出CPIQ3 Q2 Ql0厂0 fon.0 0 i2 .
4、rto ro3n.0 11 114 Zu几1 0 05n0 | 0 02.是否六进制到九进制，每一个都可以不加器件用74LS90置零和置九实现？请 一一判断，并写出能够实现的规律？答:六进制可以实现已经证明；七进制，若采用置零法，在7（0111）状态异步置 零，不加器件不能实现，若置九，在6（0110）状态置九，QB、QC分别反馈至 R91、R92，即不加器件可以实现；八进制07，若置零在8（1000）异步置零， 可以R01接高电平，QD接回R02，若置九则在7（0111）状态置九，不加器件 不能实现；九进制08，若采用置零法，在9（1001）状态异步置零，QA、QD 分别接回R01、R02，
5、可以实现，若采用置九法，则在8（1000）状态置九，可 以R91接高电平，QD接回R02，便可实现九进制。规律：设置置零或者置九的状态的BCD码中1的个数少于两个，则不加器件用 74LS90可以实现，否则不能实现。用74LS90实现6进制计数，逻辑电路图如下：用两片74LS90实现100进制，15进制计数，逻辑电路图如下:十位个位为0到M-1。L设计一 36进制计数器分析*两位数需用2块74LS9O,首先将每块接成L0进制 构成100进制计数器，然后设计计数到36返回清舂。3&的 BCD码为的1 0110,因此可将十位的4个位的0：q相“与七 皓果接到2块74LS90的清零端.电路二如图3所示
6、.图3 36进制计敷器实验内容：分别验证74LS90实现2、5、10进制计数器分别记录计数状态转换图用一块74LS90实现8进制的计数器画出电路逻辑简图并记录计数状态转换图用两块74LS90实现100进制的计数器用两块74LS90和74LS08实现36进制的计数器用两块74LS90实现60进制的计数器（数字钟计数）所有的输出都由数码管显示1、2、3、4、5、三.加法器AF000011101110Co 74LS283逻辑符号 A2 Al Ao Bs Bz Bi Bq 12| 14|35| 11| 15|262, 实验内容1. 用74HC86和74HC00,分别按图一、图二搭建半加器和全加器电路，
7、并验证逻辑功能;2. 用74HC283实现8421BCD至余3码的转换，验证三组数据。Si S2 Si So74LS283A3 A2 Al AO B3 B2 Bl&BO=ABCIO = AB+(A B)CI8421 BCD 码 0 03. 用74HC283及适当门电路设计一个4位加/减法器设A为被加数/被减数，B为加数/减数，S/D为和/差，M为控制变量，令：M=0时，执行A+B； M=1时，执行AB。提示：M=0 时，CI=0，MB=0B=B，A+B，M=1 时，CI=1，MB=1B=B，AB=A+B+1=A+B 补。进位/惜位和/差一 |SSS1 _S1 So-Co 74LS283 Ci-
8、A3 Aj Al Ao B3 Bi Bl Bo111 I .I . I 被加数/被减数 rarajraEn. 加数/减数M4位加/减器实验电路4. 用74HC283及74HC08实现两位二进制数乘法，验证两组数据。A1A0X B1B000A1B0A0B0 一 A3A2A1A0+ 0A1B1A0B10一B3B2B1B0S3S2S1S05.试用74HC283及相应门电路实现一位8421BCD码加法器。分析： 用四位二进制数00001001表示十进制数09，即为二-十进制编码，简称BCD 编码，其进位规则“逢十进一”； 四位二进制数有16种组合，进位规则“逢十六进一”，两者进位规则相差6(即0110
9、)；当和大于9(1001)或向高位有进位时,必须对结果进行修正(即加修正项0110)。Science jnd加”惜正慕值表十遥二遂削裁如法和&4MBCD时如建和；：C。为修正标志；Q粕苞葛脆二】Sji Sn0Q 0 & 0 0 0 CP74LS194J?d D琅 Dq M D2 D.。氐禹P|2,实验内容：1. 用74LS194组成3位串/并转换电路，完成两组串入数据的转换，第一组数据dOd1d2=101, 第二组数据血1d2=011。搭建电路，记录状态转移图。2. 用74LS194及适当附加电路构成能自启动的左移环形计数器。搭建电路，记录状态转移图及Q0Q1Q2Q3的波形。3. 用74LS1
10、94及适当附加电路构成能自启动的左移扭环计数器。搭建电路，记录状态转移 图及Q0Q1Q2Q3的波形。4. 用74LS194和适当附加电路设计一个右移型10100序列信号发生器。搭建电路，记录状 态转移图及Q0Q1的波形。串行输入0000写而11驾浏布。1当dd = 01骂dSd沙0当而11 T循环置数置数21 20 1 2串入右移串入右移串入右移74LS271&-I1环型计数器扭环形计数器000001010Oil100101110111010010111101111111刀1YDo例2： 74LS194和八选一数据选择器构成的右移型00111010序列 信号发生器。解：确定所需的最少移存器位数
11、n。由于给定序列信号的循环长度L=8，故n=3。确定n=3是否足够大。将给定序列信号00111010划分为8组3位码，每组移 动一位，即有：001、011、111、110、101、010、100、000，对应序列信号发生器的8个有 效状态。由于没有重复状态，n=3。列出状态转移表，根据移动方向，求反馈函数的逻辑表达式据循环序列状态迁移关系列出相应状态转移表。由于移位寄存器需进行右移操作，即工 作模式应为S1SO=01，故各状态的3位码分别对应74LS194的Q2Q1Q0输出，其右移串行 数据输入端DIR接反馈网络输出，从Q2输出序列信号。反馈函数可由数据选择器的输出Y来提供，其地址输入A2A1A0=Q2Q1Q0。数据选 择器的输入Di根据状态转移表DIR确定。序列信号输出Co 0 Qi 色 S、CP 74LS194&A n d, d; %74LS151MUX000
