数电课程实验报告.docx

《数电课程实验报告.docx》由会员分享，可在线阅读，更多相关《数电课程实验报告.docx（12页珍藏版）》请在三一办公上搜索。

1、数字电子技术课程设计报告设计题目：数字钟班级学号：1407080701221 1407080701216 1407080701218学生：志强企海清指导教师：周玲时 间:2016.6.15-2016.6.16Word文档数字电子技术课程设计一、设计题目：数字钟的设计一、设计任务与要求：1. 时钟显示功能，能够以十进制显示“时”、“分”、“秒”。其中时为24进制，分秒为60进制。2. 其他功能扩展：（1）设计一个电路实现时分秒校准功能。（2）闹钟功能，可按设定的时间闹时。（3）设计一个电路实现整点报时功能等。在59分51秒、53秒、55秒、57秒输出750Hz 音频信号，在59分59秒时输出10

2、00Hz信号，音频持续1s，在1000Hz荧屏结束时刻为 整点。二、设计方案：数字电子钟由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。振 荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，然后经过分频器输出标准秒脉冲。秒 计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“24翻 1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时，可以用校时电路校时、校分。三、芯片选定及各单元功能电路说明：实验器材及主要器件CC45116片74LS905片74LS922片74LS1911片74LS005片74LS043片74LS741片74LS2O2

3、片555集成芯片1片（10）共阴七段显示器6片（11）电阻、电容、导线等若干 振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电 效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就 会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到 晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频 率。一般来说，般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度 要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。如图1所示。设振 荡频率f=1KHz，R为可调电阻，微调

4、R1可以调出1KHz输出。St 1我1 X二。-址F图1 分频器由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成电路定时 器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采用3片中规模集成电路计 数器74LS90来实现，得到需要的秒脉冲信号。图2 计数器秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十 位的计时。“秒”“分”计数器为六十进制，小时为十二进制。（1）六十进制计数由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之 秒数目的累加，并达到60秒时产生一个进位信号，所以，选用一片74LS90和

5、一片74LS92 组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进 制，“秒”个位是十进制。如图3所示。3Qi Qa Qi Qo 74LS92(I)CC45LI(1)A人工Aj AoQ, Q. Q, 74LS9fi(4)(2)十二进制计数“12翻1”小时计数器是按照“01020311120102” 规律计数的，这与日常生活中的计时规律相同。在此实验中，小时的个位计数器由4位二 进制同步可逆计数器74LS191构成，十位计数器由D触发器74LS74构成，将它们级连组 成“12翻1”小时计数器。计数器的状态要发生两次跳跃：一是计数器计到9，即个位计数器的状态为 Q0

6、3Q02Q01Q00=1001，在下一脉冲作用下计数器进入暂态1010，利用暂态的两个1即 Q03Q01使个位异步置0，同时向十位计数器进位使。10=1；二是计数器计到12后，在第 13个脉冲作用下个位计数器的状态应为Q03Q02Q01Q00=0001，十位计数器的Q10=0。 第二次跳跃的十位清0和个位置1信号可由暂态为1的输出端Q10，Q01，Q00来产生。 译码是指把给定的代码进行翻译的过程。计数器采用的码制不同，译码电路也不同OCC4511 驱动器是与8421BCD编码计数器配合用的七段译码驱动器。CC4511配有灯测试LT、动态 灭灯输入RBI，灭灯输入/动态灭灯输出BI/RBO,当

7、LT=0时，CC4511出去全1。CP十位个位Q10Q03Q02Q01Q00000000100001200010300011400100500101600110700111CP十位个位Q10Q03Q02Q01Q00801000901001010101010000111000112100101300001图4译码器M12计数器功能表 显示器本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴 极显示器,CC4511译码器对应的显示器是共阴极显示器。 校时电路当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中 设有正常计时和校对位置。本

8、实验实现“时”“分的校对。对校时的要，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常 计数。需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1” 时，可能会产生抖动，为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电 路来控制。S1S2功能11计数01校分10校时图5校时开关的功能表图6 校时电路 闹时电路数字钟在指定的时刻发出信号，或驱动音响电路“闹时”，或对某装置的电源进行接通或断 开控制”。不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满 足规定的要求。例如要求上午7时59分发出闹时信号，持续时间为1分钟。本实

9、验设计为7时59分时， 音响电路的晶体管导通，则扬声器发出1KHz的声音。持续1分钟到8点整晶体管因输入 端为“0”而截止，电路停闹。图7闹时电路（2）整点报时电路整点报时电路的功能要，每当数字钟计时快要到整点时发出声响，通常按照4低音1高音 的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。设4声低音（约500Hz） 分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1KHz）发生在59分 59秒，它们的持续时间均为1秒。根据以上设定可得到电台正点报时时的分十位状态Q2M2Q0M2=11（0101），分个位 的状态为Q3M1Q0M1=11（1001），秒十位状态为Q2S2

10、Q0S2=11（0101），秒个位的状 态为Q0S1=1（1、3、5、7、9）。而发低音还是高音只与秒个位有关，根据设定可列表如 表1所示：由表中的状态可总结出如下结论：秒个位的第三位Q3S1可用来作为鸣低音或高音的控制 信号，即Q3s1=0时，输入500Hz的低频信号至音响电路Q3S1=1时，输入1kHz的高频信号至音响电路。CP （秒）Q 3S1Q 2S1Q 1S1Q0S1功能Cp（秒）Q 3S1Q 2S1Q 1S1Q0S1功能500000560110停510001低曰570111低曰520010停581000停530011鸣低音591001高音540100停000000停550101低曰

11、正点报时状态功能表图8 报时电路四、整体电路原理图及实验1、实验基本原理数字电子钟的逻辑框图如图9所示。它由555集成芯片构成的振荡电路、分频器、计数器、 显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲, 秒脉冲送入计数器，计数结果通过“时”、“分”、秒”译码器显示时间。图9由图1到图8所示的数字中系统组成框图按照信号的流向分级安装，逐级级联。这里 的每一级是指组成数字中的各个功能电路。2、整个电路的组装及调试：扩展电路检查均无连线错误并且显示正常后，将两个电路连为一个整体，接上+5V电 源。观察时钟是否显示正常；是否在上午7时59分发出闹时信号，持续时间一分

12、钟；是 否有四声低音分别发生在59分51秒、53秒、55秒及57秒，最后一声高音在59分59 秒，它们持续时间均为1秒。若不正常则检查电路各个部分，直到得到满意的结果。我们 圆满完成了这次的课程设计。图10数字钟的主体电路逻辑图愚曰.曰11.1|吗血.上呼gig 电P遥一周11A J A鱼.上F 应ilI 电11 i口叫叫1 , 1 A, Art )13tA 融峋岛li曾古J y五，设计体会及改进意见：1 实验过程中遇到的问题及解决方法(1) 七段显示器与七段译码器的测量把显示器与CC4511相连，第一次接时，数码管完全没有显示数字，检查后发现是数码管 未接地而造成的，接地后发现还是无确显示数

13、字，用万用表检测后，发现是因芯片引脚有 些接触不良而造成的，所以确认芯片是否接触良好是非常重要的一件事。(2) 时间计数电路的连接与测试六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可以 解决了。但在六十进制时，按图接线后发现，显示器上的数字总是10 0进制的，而不是六 十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。最后，在重对连线时 发现是线路接错引脚造成的，改过之后，显示就正常了。（3）校正电路因上面程因引脚接错而造成错误，所以校正电路是完全按照仿真图所连的，在测试时, 开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱

14、 跳出错。因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校正电路时 忘了把秒十位和分个位之间的连线拿掉而造成的。2设计体会通过此次的课程设计，总体来说，收获颇丰，无论是在培养自己的实验动手能力还是 培养自己的性情方面。在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握 了各芯片的工作原理和其集体的使用方法。将已学过的比较零散的数字电路知识有机的、 系统的联系起来，培养综合分析、设计电路的能力。在连接六进制，十进制，六十进制的 进位及二十四进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错 时便能准确地找出错误所在并及时纠正了。在摸索该如何设计程序使之实现所

15、需功能的过程中，培养了我的设计思维，使我们在 逻辑电路的分析和设计上有了很大的进步，加深了我们对计数器、分频器、振荡器的认识, 进一步增加了对一些常见器件的了解，我们还深刻认识到数字电路这门课程对科学发展的 重要性。同时，查阅参考书的独立思考能力以及以及培养非常重要。此次设计立足于电子技术的实际运用，不断实践，开拓了思维，设计以考查、调研、 搜集资料、拟订方案、进行系统规划、编程、仿真、调试的流程，使我深刻的体会到了在 学习我们专业的过程中理论与实践相结合的重要性，同时也解决了以前学习比较模糊的专 业知识点，使自己掌握的专业知识更加结构化、系统化。此外，相互讨论共同研究是设计过程的重中之重，有助于完整的设计了电路图，并且 增加了额实际操作能力，再让我体会到了设计的艰辛的同时，更让我体会到成功的喜悦与 快乐。