《工程测试技术42.ppt》由会员分享，可在线阅读，更多相关《工程测试技术42.ppt（51页珍藏版）》请在三一办公上搜索。
1、工程测试技术第四章 信号处理,本章学习要求：了解模拟信号放大电路原理；了解信号调制、解调原理；了解信号滤波器工作原理；了解信号模数转换和数模转换原理；掌握信号采样定理，能正确选择采样频率；了解数字信号处理中信号截断、能量泄露、栅栏效应等现象；掌握常用的数字信号处理方法。,工程测试技术,2,本章目录,4.1 概述（2学时）4.2 信号放大4.3 调制与解调4.4 信号的滤波（4学时）4.5 数字信号处理概述4.6 模数(A/D)和数模(D/A)转换4.7 数字信号处理中的基本理论（2学时）4.8 数字滤波、数据压缩4.9 信号的输出,工程测试技术,3,4.4 信号的滤波,4.4.1 概述4.4.
2、2 滤波器的一般特性4.4.3 滤波器类型介绍4.4.4 滤波器综合运用,工程测试技术,4,4.4.1 概述,滤波：选取信号中感兴趣的成分，而抑制或衰减掉其它不需要的成分。滤波器：能实施滤波功能的装置。滤波方式的分类：对输入量滤波（简称输入滤波）；对输出量滤波（简称输出滤波）。滤波器按供电方式的分类：无源滤波有源滤波,工程测试技术,5,根据其选频的方式分类：,低通滤波,高通滤波,带通滤波,带阻滤波,工程测试技术,6,4.4.2 滤波器的一般特性,对于一个理想的线性系统来说，若要满足不失真测试的条件，该系统的频率响应函数应为：若一个滤波器的频率响应函数H(f)具有如下形式：则该滤波器称为理想低通
3、滤波器。,理想低通滤波器的幅、相频特性,工程测试技术,7,1.理想低通滤波器对单位脉冲的响应,将单位脉冲输入理想低通滤波器，则它的响应 若考虑t00，亦即有时延时，理想低通滤波器：脉冲响应函数其波形在整个时间轴上延伸，且其输出在输入到来之前，亦即t0时便已经出现。理想低通滤波器，在物理上是不可实现的。,理想低通滤波器的脉冲响应,工程测试技术,8,2.理想低通滤波器对单位阶跃的响应,给理想低通滤波器输入一阶跃函数：滤波器的响应为：其中：,理想低通滤波器对单位阶跃输入的响应,无相角滞后时移t0=0,有相角滞后时移t00,工程测试技术,9,3.实际滤波器的特征参数,0,f,Q=f0/B,纹波幅度d：
4、绕幅频特性均值A0波动值；,带宽B：上下两截止频率间的频率范围称为带宽，B=fc2-fc1，又称-3dB带宽；,品质因子Q：对于一个带通滤波器，其品质因子Q定义为中心频率f0与带宽B之比；,截止频率fc：所对应的频率，也称作-3dB频率；,工程测试技术,10,3.实际滤波器的特征参数（续）,倍频程选择性：上截止频率fc2与2fc2之间或下截止频率fc1与2fc1间幅频特性的衰减值，即频率变化一个倍频程的衰减量，以dB表示。倍频程衰减量以dB/oct表示（Octave，倍频程）。衰减越快（即W值越大），滤波器的选择性越好。滤波器因数（矩形系数）：滤波器幅频特性的-60dB带宽与-3dB带宽的比，
5、即：对理想滤波器有=1。对普通使用的滤波器，一般为(15)。,工程测试技术,11,4.4.3 滤波器类型介绍,1.低通滤波器,3.带通滤波器,4.带阻滤波器,2.高通滤波器,工程测试技术,12,1.低通滤波器,一阶RC低通滤波器电路的微分方程为：,令=RC，低通滤波器的上截止频率：,频率衰减速度慢，亦即它的倍频程选择性差，仅为6dB/oct。,工程测试技术,13,b.一阶有源低通滤波器,解决负载效应的最好办法是采用运放来构造有源滤波器。,截止频率 放大倍数,截止频率 放大倍数,工程测试技术,14,2.高通滤波器,根据右图有：,滤波器的-3dB截止频率为：,频率响应函数为：,令RC=，得传递函数
6、：,工程测试技术,15,3.带通滤波器,将一个低通和一个高通滤波器级联便可获得一个带通滤波器特性，其传递函数为：上、下截止频率：,工程测试技术,16,4.带阻滤波器,无源带阻滤波器带采用桥式T型或双T网络，前一种可看作一个低通和一个高通滤波器的并联。,工程测试技术,17,4.5 数字信号处理概述,MP3/Voice Recorder-Player,工程测试技术,18,1、数字信号处理的主要研究内容,利用计算机或专用信号处理设备，以数值计算的方法对信号作采集、变换、综合、估值与识别等处理。内容包括数字波形分析、幅值分析、频谱分析、数字滤波和数据压缩等。,工程测试技术,19,用数学计算和计算机显示
7、代替复杂的电路和机械结构。,数字信号电平只有高、低之分，在高、低电平之间有相当大的抗干扰容限。在信号传输过程中虽然信号电压的幅度及波形可能产生一定程度的失真，但其表达的信号1，0并不因此受到影响，因此，数字系统的稳定性、抗干扰能力等方面都优于模拟信号系统。,2.数字信号处理的优势,工程测试技术,20,只要简单地增加二进制位数就可以大大提高信息量和数值表达的精度，因此数字系统的数值处理精度是其他非数字处理系统都无法达到的。数字信号处理电路是以逻辑电路为基础的，电路结构简单、易于集成化。目前，数字电路的集成度远高于模拟电路，而制造成本却很低。,2.数字信号处理的优势（续）,工程测试技术,21,4.
8、6 模数(A/D)和数模(D/A)转换,采样利用采样脉冲序列，从信号中抽取一系列离 散值，使之成为采样信号x(nts)的过程。,编码将经过量化的值变为二进制数字的过程。,量化把采样信号经过舍入变为只有有限个有效数 字的数，这一过程称为量化。,工程测试技术,22,4.6.1 采样频率与采样定理,1.采样过程采样是将采样脉冲序列p(t)与信号x(t)相乘，取离散点x(nt)的值的过程。首先假定信号的有用频率分量从直流至fa对这样的信号进行采样称为奈氏采样，或称为基带采样。当我们用离散的时间间隔对一个连续信号进行采样时，必须仔细地对采样间隔加以选择，以确保原始模拟信号的复现精度。很显然，采样频率fs
9、越高。数据的复现精度也就越高。但是，采样频率低到什么程度会导致信号关键信息的损失呢?香农采样定理和奈氏准则回答了这个问题。,工程测试技术,23,香农(Shannon)采样定理：为保证采样后信号能真实地保留原始模拟信号信息，信号采样频率必须至少为原信号中最高频率成分的2倍。,fs 2 fa,满足采样定理，只保证不发生频率混叠，而不能保证此时的采样信号能真实地反映原信号。工程实际中采样频率通常大于信号中最高频率成分的3到5倍,奈氏(Nyquist)准则：如果fs 2fa，那么将会将会发生混叠现象。,2.香农采样定理和奈氏准则,工程测试技术,24,若采样率过低即采样间隔大，则系列的离散时间序列可能不
10、能真正反映原始信号的波形特征，在频域处理时会出现频率混淆现象。,3.混叠(aliasing)现象的时域效应,工程测试技术,25,出现混叠现象的临界点2fa,工程测试技术,26,4.混叠现象的频域解释,工程测试技术,27,5.A/D采样前的抗混叠滤波,工程测试技术,28,4.6.2 量化和量化误差,量化过程就是把这些采样值取整为最小单位的整数倍，这个最小单位被称为量化单位，也称作1LSB。,这是模数转换的一般关系式，模拟输入电压Vx的范围为0VREF，数字输出DN的范围为：02n-1。,工程测试技术,29,4.6.3 模数转换器(ADC),实现模数转换的方法很多，不同电路结构的A/D其工作原理也
11、不同，性能上的差异也会很大。每一个A/D除了必备的转换电路，还需要适当的模拟输入信号处理电路、数字输出信号接口电路等。因此，A/D的种类非常多，分类问题也就比较复杂。根据工作原理大致可分为：并行比较型(Flash)ADC分级型(Subranging)ADC逐次比较型(SAR)ADC双积分型(Dual-Slope)ADC-型ADC压频转换型(V/F)ADC,工程测试技术,30,这种转换器包含2n-1个电压比较器，参考电压VREF被分压成2n阶，VREF/2n，2VREF/2n，3VREF/2n，(2n-1)VREF/2n分别加到这些电压比较器的参考端，模拟输入电压同时加到所有电压比较器的输入端。
12、输入端电压高于参考端电压的比较器输出为1，否则输出为0。2n-1个比较器的输出(连同“零”有2n个输出)经过数字编码获得n位二进制数、即数字输出值。这种转换器的工作原理十分简单，转换器中2n-1个电压比较器完全是并行工作的，因此得名“并行比较型”，习惯上也称为“全并行”。这类ADC的转换速率可高达几十兆次每秒，是各类ADC中转换速度最高的，因此又有“闪烁(Flash)型”ADC之称。,1.并行比较型(Flash)ADC,工程测试技术,31,分级(Subranging)型ADC把一个高分辨率的n位模数转换分成两级(或多级)较低分辨率的转换，第一级用一个m(n)位并行比较型转换器完成粗转换，转换结
13、果作为n位中的高m位，转换误差小于m位的最低有效位；第二级用一个k(n)位并行比较型转换器对第一级转换余下的误差电压再次转换，转换结果作为n位中的低位，其中用m+kn。,2.分级型(Subranging)ADC,工程测试技术,32,分级转换可以大大减少电压比较器及分压电阻的数量，以12位ADC为例，并行比较型ADC需要2n-1(=4095)个比较器；如果分成各6位分级转换，则只需要26-1+26-1(=126)个比较器。这种分成两级转换的ADC称为“半闪烁”ADC，分成三级或三级以上转换的ADC称为“多级(Multistep)”ADC。分级转换必然影响转换速率。作为提高转换速率的方法是采用多级
14、保持器，第一级转换余下的误差电压被保持在第二级保持器中，在第二级转换同时，第一级就可以对输入电压进行下一次采样和转换，这就大大提高了采样速率，这就是“分级流水(Pipeline)型”ADC。,工程测试技术,33,这种ADC是用一个电压比较器将模拟输入电压与一个n位DAC的输出电压进行比较，这个n位DAC的数字输入是由一个逐次逼近寄存器(SAR)提供的。SAR在转换器的控制电路控制下，从高位到低位逐位被置1或清0，使DAC的输出电压逐步逼近模拟输入电压，经过m次比较和逼近，最终SAR中的数字(即DAC的输入)就是模数转换的结果。,3.逐次比较型(SAR)ADC,工程测试技术,34,逐次逼近的过程
15、类似于用天平和法码称量一个物体的质量，从大法码到小法码逐一试称的过程。由于要经历m次比较，所以转换速度不如前两种，但转换器包含的元件数量较少，能以较低的制造成本获得较高的分辨率因此在中、低速应用场合得到广泛应用。,工程测试技术,35,积分型ADC属于间接转换型。转换器中的积分器把模拟输入电压转换成与之成比例的时间间隔，在这时间间隔内一个n位计数器对频率固定的时钟脉冲计数，最终的计数值与时间间隔成正比，反映了输入平均电压的大小。为了减小积分器的元件参数和参考电压对积分精度的影响，通常要对输入电压和参考电压各进行一次积分，因此又称为双积分型ADC。该ADC结构简单，成本低，能抑制高额噪声，但工作速
16、度比较低，因此积分型ADC被广泛用于低频、高精度的数字仪表电路中。,4.双积分型(Dual-Slope)ADC,工程测试技术,36,5.-型ADC,-型ADC以很低的采样分辨率(1位)和很高的采样速率将模拟信号数字化，利用过采样技术、噪声整形和数字滤波技术增加有效分辨率。近年来-模数转换技术发展很快，转换分辨率已高达24位，在各类模数转换器中分辨率是最高的，因此在低成本、高分辨率的低频（直流到音频）信号处理场合得到了广泛应用，有取代双积分型ADC的趋势。,工程测试技术,37,AD7705,FEATURES:Two Fully Differential Input Channel ADCs16
17、Bits No Missing Codes0.003%NonlinearityProgrammable Gain Front EndGains from 1 to 128Three-Wire Serial InterfaceSPI,QSPI,MICROWIRE and DSP CompatibleSchmitt Trigger Input on SCLKAbility to Buffer the Analog Input2.7 V-3.3 V or 4.75 V-5.25 V OperationPower Dissipation 1 mWStandby Current 8 mA max,工程测
18、试技术,38,工程测试技术,39,6.压频转换型(V/F)ADC,压频转换又称V/F转换。首先把模拟电压转换成频率与该电压成正比的脉冲信号，然后在单位时间内用计数器对脉冲计数，计数值与频率成正比，反映了模拟电压的大小。V/F型也属间接转换型，中间变量是频率。专用的V/F转换芯片已非常成熟，再与计数器配合可以构成高分辨率、低成本的ADC。,工程测试技术,40,7.各类ADC的比较,工程测试技术,41,8.A/D转换器的主要技术指标,分辨率(resolution)：指模数转换器在转换中所能分辨的最小量，习惯上用转换结果的位数表示。例如，称12位ADC具有12位分辨率。转换时间和转换速率(conve
19、rsion time&conversion rate)：ADC完成一次转换所需的时间称为转换时间(模数转换从启动到结束所用的时间)。对于大多数ADC来说，转换时间的倒数即为转换速率(每秒转换次数)。精度(Accuracy)：产生各输出代码所需模拟量(严格地说指该代码中点值)的实际值与理论值之差的最大值称为精度。精度是零位误差、增益误差、积分线性误差、微分线性误差，温度漂移等综合因素引起的总误差。精度可用LSB的倍率表示，也可用相对于满度范围的百分比(FSR)表示。积分线性误差和微分线性误差是影响转换精度的主要因素。满度范围、量程、输入范围(full-scale range,Span，Input
20、 range)：均指模拟输入量的最大允许值与最小允许值之差，英文缩写为FSR。,工程测试技术,42,4.6.4 D/A转换过程和原理,D/A转换器是把数字信号转换为电压或电流信号的装置。,D/A转换器的主要技术指标有：分辨率;转换速度;模拟信号的输出范围。,工程测试技术,43,1.D/A转换器的组成,基准电压（电流）模拟二进制数的位切换开关产生二进制权电压（电流）的精密电阻网络提供电压（电流）相加输出的运算放大器,工程测试技术,44,2.D/A转换器的原理,转换原理可以归纳为“按权展开，然后相加”。因此，D/A转换器内部必须要有一个解码网络，以实现按权值分别进行D/A转换。解码网络通常有两种：
21、二进制加权电阻网络和T型电阻网络。,工程测试技术,45,4位权电阻网络D/A转换器原理图,E为基准电压S1S4为晶体管位切换开关，受二进制各位状态控制 相应位为“0”，开关接地 相应位为“1”，开关接E2nR为权电阻网络，其阻值与各位权相对应，权越大，电阻越大(电流越小)，以保证一定权的数字信号产生相应的模拟电流,工程测试技术,46,设输入数字量为D，采用定点二进制小数编码，D可表示为：当ai=1时，开关接基准电压E，相应支路产生的电流为 当ai=0时，开关接地，相应支路中没有电流。因此，各支路电流可以表示为：这里,工程测试技术,47,运算放大器输出的模拟电压为可见，D/A转换器的输出电压 U 正比于输入数字量 D 缺点：位数越多，阻值差异越大,工程测试技术,48,T型电阻网络(R-2R)D/A转换器原理图,工程测试技术,49,T型电阻网络支路电流的等效电路,工程测试技术,50,3.DAC的典型应用,DAC0808的电路结构框图,工程测试技术,51,DAC0808的典型应用,
