《逻辑门与触发器.ppt》由会员分享，可在线阅读，更多相关《逻辑门与触发器.ppt（38页珍藏版）》请在三一办公上搜索。
1、学习要求：,掌握TTL、CMOS与非门电路主要参数了解OC门、TS门的“线与”功能；设计与安装OC门驱动负载电路，并进行测量；计数器+译码器组成的流水灯（163）,集成逻辑门与触发器,一、TTL门电路的主要参数及使用规则,1.TTL与非门电路的主要参数,2.TTL器件的使用规则,二、CMOS门电路的主要参数及使用规则,1.CMOS与非门电路的主要参数,2.CMOS器件的使用规则,三、集成逻辑门的基本应用,4.集电极开路(OC)门和三态(TS)门的应用,3.门电路构成的触发器,一、TTL门电路的主要参数及使用规则,1.TTL与非门电路的主要参数,静态功耗PD:,输出高电平VOH:,输出低电平VO
2、L:,扇出系数NO:,PD 50 mW,VOH 3.5 V，为逻辑1；,VOL 0.4 V，为逻辑0；,NO=IOL/IIS,一般：IIS 1.6mA IOL 16mA,一、TTL门电路的主要参数及使用规则,1.TTL与非门电路的主要参数,平均传输延迟时间tpd:,直流噪声容限VNH和VNL:,tpd=(tPLH+tPHL)/2,tpd的数值很小，一般为几纳秒至几十纳秒。,指输入端所允许的输入电压变化的极限范围。,VNH=VOH minVIH min,VNL=VIL maxVOL max,一、TTL门电路的主要参数及使用规则,2.TTL器件的使用规则,电源电压+VCC:只允许在+5V10%范围
3、内，超过该范围可能会损坏器件或使逻辑功能混乱。,电源滤波 TTL器件的高速切换会产生电流跳变，其幅度约4mA5mA。该电流在公共走线上的压降会引起噪声干扰，因此，要尽量缩短地线以减小干扰。可在电源端并接1个100F的电容作为低频滤波及1个0.01F0.1F的电容作为高频滤波。,输出端的连接 不允许输出端直接接+5V或接地。除OC门和三态(TS)门外，其它门电路的输出端不允许并联使用，否则，会引起逻辑混乱或损坏器件。,输入端的连接 输入端串入1只1k10k电阻与电源连接或直接接电源电压+VCC来获得高电平输入。直接接地为低电平输入。,或门、或非门等TTL电路的多余的输入端不能悬空，只能接地；,与
4、门、与非门等TTL电路的多余输入端可以悬空(相当于接高电平)，但易受到外界干扰，可将它们接+VCC或与其它输入端并联使用，输入端并联时，从信号获取的电流将增加。,2.TTL器件的使用规则,二、CMOS门电路的主要参数及使用规则,1.CMOS与非门电路的主要参数,电源电压+VDD:+VDD一般在+5V+15V范围内均可正常工作，并允许波动10%。,静态功耗PD:约在微瓦量级。,输出高电平VOH:VOHVDD 0.5V为逻辑1。,输出低电平VOL:VOLVSS+0.5V为逻辑0(VSS=0V)。,扇出系数NO:在工作频率较低时，扇出系数不受限制。但在高频工作时，由于后级门的输入电容成为主要负载，扇
5、出系数将受到限制，一般NO=1020。,二、CMOS门电路的主要参数及使用规则,1.CMOS与非门电路的主要参数,平均传输延迟时间tpd:CMOS电路的平均传输延迟时间比TTL电路的长得多，通常tpd200ns。,直流噪声容限VNH和VNL:CMOS器件的噪声容限通常以电源电压+VDD的30%来估算。,当+VDD=+5V时，VNH VNL=1.5V，可见CMOS器件的噪声容限比TTL电路的要大得多，因此，抗干扰能力也强得多。,提高电源电压+VDD是提高CMOS器件抗干扰能力的有效措施。,2.CMOS器件的使用规则,电源电压+VDD:电源电压不能接反，规定+VDD接电源正极，VSS接电源负极(通
6、常接地)。,二、CMOS门电路的主要参数及使用规则,输出端的连接：输出端不允许直接接+VDD或地，除三态门外，不允许两个器件的输出端连接使用。,输入端的连接：输入信号Vi应为VSSViVDD，超出该范围会损坏器件内部的保护二极管或绝缘栅极，可在输入端串接一只限流电阻(10100)k；,工作速度不高时，允许输入端并联使用。,多余的输出端不能悬空，应按逻辑要求直接接+VDD或VSS(地)；,三、集成逻辑门的基本应用,3.门电路构成的触发器,S,R,去抖开关,4.集电极开路门(OC门),三、集成逻辑门的基本应用,RL,因OC门输出端是悬空的，使用时一定要在输出端与电源之间接一电阻RL。,VOH,三、
7、集成逻辑门的基本应用,4.OC门和三态(TS)门的应用,OC门输出逻辑是高电平时：,n个OC门线与驱动m个TTL门电路,IIH,IIH,IL,IOH,式中，VOH min=2.4V，IOH=100A，IIH=50A,m为负载门输入端总个数。,三、集成逻辑门的基本应用,4.OC门和三态(TS)门的应用,VOL,IIL,IIL,IL,IOL,VOH,VOH,IOH,VOL max=0.4V，IOL=8mA，IIL=0.4mA,m为负载门输入端总个数。,n个OC门线与驱动m个TTL门电路,OC门输出逻辑是低电平时：,三、集成逻辑门的基本应用,三态(TS)门与普通门电路不同之处在于多了一个控制端(又称
8、禁止端或使能端EN)。,将三态缓冲驱动器的输出端直接并联到一条公共总线上，当它们的控制端C轮流为低电平时，可将各组数据轮流地传送到总线上。,4.OC门和三态(TS)门的应用,2005-9-1,三、集成逻辑门的基本应用,在使用反向器作输出显示时，当输出端为高电平时才符合发光二极管正向连接的要求，但这种拉电流输出对于反向器只能输出零点几毫安的电流用这种方法想驱动二极管发光是不合理的（因发光二极管正常工作电流为510mA)。当反向器输出端为低电平时，发光二极管处于正向连接情况，在这种情况下，反向器一般能输出510mA的电流，足以使发光二极管发光，所以这种灌电流输出作为驱动发光二极管的电路是比较合理的
9、。因为发光二极管发光时，电流是由电源+5V通过限流电阻R、发光二极管流入反向器输出端，好像往反向器里灌电流一样，因此习惯上称它为“灌电流”输出。,拉电流与灌电流,2005-9-1,四、集成逻辑门的测试技术,在电路输入端分别接入不同的电平值，用万用表测量输出端的逻辑电平值，分析是否符合电路的逻辑真值表。,静态测试,2005-9-1,四、集成逻辑门的测试技术,在电路的各输入端分别接入脉冲信号，用示波器观察各输入端和输出端的信号波形，画出其时序波形图，分析是否符合电路逻辑关系。,动态测试,实验的具体要求,集成逻辑门,信号源用TTL OUT端子；,电源（5V），核对无误，再接入！,观察波形时，示波器用
10、直流耦合输入方式；,实验报告要求要有RL、RD的计算过程;用坐标纸画出vi、vo、vo1、vo2的波形并标出VOH、VOL的值；画出逻辑电路图（应标上管脚号）;,内容2 触发器应用,设计要求（见框图）：,请用74LS74和逻辑门设计并组装一个模4的计数器；,用逻辑门设计并组装一个“2-4线译码器”（见真值表）；,译码器的输出接发光二极管，每次只允许一只发光管亮，使发光二极管轮流发光；,D触发器与逻辑门应用电路设计:,2-4线译码器真值表,译码器/数据分配器,译码：,译码器的分类：,唯一地址译码器,代码变换器,将一系列代码转换成与之对应的有效信号。,将一种代码转换成另一种代码。,二进制译码器 二
11、十进制译码器显示译码器,常见的唯一地址译码器：,译码是编码的逆过程，即将某个二进制码翻译成特定的信号，即电路的某种状态。,译码器的概念与分类,译码器：,具有译码功能的逻辑电路称为译码器。,二进制译码器,当使能输入端EI为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为相反电平。,n 个输入端,1个使能输入端EI,2n个输出端,译码器的概念与分类,2线-4线译码器的逻辑电路,功能表,译码器的概念与分类,集成D触发器介绍,(1)集成双D触发器74LS74,74LS74功能表见书P153,用2个2分频器级联组成一个4分频器,1Q,2Q,F2Q=F1Q/2=FCP/4,实验
12、的具体要求及注意事项：,1.各单元电路的电源要求连在一起；,2.布局、布线要规范。要求：电源线用红色线，地线用黑色，信号线用其它颜色。,5.实验结果的记录要求规范。,4.画输入、输出波形时，要求上、下排列。,3.将电路CP 改为1kHz输入TTL OUT，示波器用直流耦合输入方式，用坐标纸画出CP、Q1、Q0和译码器输出波形，注意波形的时序关系，并总结观察多个相关信号时序关系的方法。,5V,接地,2-4线译码器、OC门和 555 触摸灯电路,示波器的“触发”,触发,示波器何时开始显示波形,一旦触发被正确设定，可以把不稳定的显示转换为有意义的波形。,同步点,触发电平,触发水平位置,或左移、或右移
13、,触发电平,触发的正确设定 三要素,1.信源,3.触发斜率,2.触发电平,波形不稳的常见问题：,1.信源选择：CH1未加信号，信号CH2，信源选择CH1,2.触发电平：在信号变化范围外,示波器的“触发”,触发水平位置,触发电平,触发信源,触发电平的数字值,触发斜率,屏幕提示触发信息,与触发有关的操作,TRIGGER,LEVEL,3.SET LEVEL TO 50%（设为50）,触发控制钮,1.LEVEL（电平）改变触发电平值,正确操作：应使触发电平设在信号振幅范围内,2.MENU（菜单）显示触发功能菜单,将触发电平设在信号振幅范围的中点,边沿触发功能菜单,触发类型 一般选“边沿”触发,可选：上
14、升沿触发、下降沿触发,内触发：CH1、CH2,外触发：EXT、EXT/5,交流线 即50Hz工频信号,可选：自动、正常、单次触发,可选：直流、交流、噪音抑制、高频抑制、低频抑制,时序电路（计数器）的波形测量,问题：,2.CP CH1，Q1 CH2。触发信源选谁？,1.观测3个以上的波形，应该如何操作？,两两比较,应选择频率低的，即CH2,3.触发斜率应选上升沿还是下降沿？,加计数器上升沿；减计数器下降沿,1.观测3个以上的波形，应该如何操作？,应将所有波形与频率最低的波形比较！建议将频率最低(周期最长)的信号始终保持在CH1中,具体操作：,选择频率最低的信号Q2 CH1显示,触发信源选择 CH1,其它信号CP、Q1分别送 CH2显示,错误的操作：,观察CP和Q1,观察CP和Q2,2.CP CH1，Q1 CH2。触发信源选谁？,应选频率低的通道！,错误：信源=CH1,正确：信源=CH2,显示情况,3、观察计数器的波形时，触发斜率应选上升沿还是下降沿？,加法计数器 应选下降沿触发,减法计数器 应选上升沿触发,
