《第2章2[1].3PC主机.ppt》由会员分享，可在线阅读，更多相关《第2章2[1].3PC主机.ppt（43页珍藏版）》请在三一办公上搜索。
1、2.3 PC主机,2.3.1 主板、芯片组与BIOS 2.3.2 内存储器2.3.3 I/O总线和I/O接口,台式PC的物理组成,台式机,2.3.1 主板、芯片组与BIOS,台式PC机(立式)的主机箱,(1)主板,主板的作用：安装所有的电子器件、电路与连接件主板安装内容：见上图ROM BIOS：存放最基础的软件基本输入/输出系统(BIOS)CMOS存储器：存放硬件配置信息和系统的基本参数（日期、时间、口令等）,例：华硕P5Q主板,(2)芯片组的作用,芯片组的作用,芯片组是PC机各组成部分相互连接和通信的枢纽北桥芯片：1.存储器控制功能；2.连接CPU、存储器、显卡、南桥芯片的枢纽南桥芯片：1.
2、多种I/O设备的控制功能；2.I/O总线(PCI总线)功能；3.提供了各种I/O接口,关于芯片组的一些说明,芯片组与CPU芯片同步发展，有什么样功能和速度的CPU，就有什么样的芯片组与之配套 由于集成电路集成度越来越高，为降低系统成本，芯片组中集成了越来越多的功能，包括网卡、显卡、声卡等功能 生产芯片组的公司：Intel芯片(如X48、P43、P45和G41、G43、G45、B43、Q43、Q45；ICH7、ICH8、ICH9和ICH10等）VIA（威盛，中国台湾）nVIDIA（美国）AMD（美国）,(3)BIOS,什么是BIOS（Basic Input/Output System）？中文名为
3、“基本输入/输出系统”，它是存放在主板上只读存储器（ROM）芯片中的一组机器语言程序功能：诊断计算机故障启动计算机工作控制基本外设的输入输出操作(键盘、鼠标、磁盘读写、屏幕显示等)BIOS 芯片保存BIOS的只读存储器(ROM)芯片,BIOS 芯片中包含的程序,加电自检程序程序（POST）(Power On Self Test)用于检测计算机硬件故障系统自举程序（Boot）启动计算机工作，加载并进入操作系统运行状态CMOS设置程序 设置系统参数：日期、时间、口令、配置参数等常用外部设备的驱动程序（Driver）实现对键盘、显示器、软驱和硬盘等常用外部设备输入输出操作的控制,2.3.2 内存储器
4、,内存与外存的关系及比较,内存储器(简称内存或主存)存取速度快成本高、容量相对较小直接与CPU连接，CPU(指令)可以对内存中的指令及数据进行读、写操作属于挥发性存储器(volatile)，用于临时存放正在运行的程序和数据,CPU,逐条执行指令，按指令要求完成对数据的运算和处理,外存储器(简称外存或辅存)存取速度慢成本低、容量很大不与CPU直接连接，计算机运行程序时，外存中的程序及相关数据必须先传送到内存，然后才能被CPU使用。属于不挥发性存储器(Nonvolatile)，用于长久存放系统中几乎所有的信息,内存储器的分类及应用,内存由半导体存储器芯片组成，芯片有多种类型：,半导体存储器,只 读
5、存储器(ROM),随机存取存储器(RAM),静态随机存取存储器SRAM,动态随机存取存储器DRAM,不可在线改写内容的ROM,快擦除存储器（Flash ROM）,（用作Cache存储器）,（用作主存储器）,主存储器(RAM)的功能与原理,主存是CPU可直接访问的存储器，用于存放供CPU处理的指令和数据特点：以字节为单位进行连续编址，每个存储单元为1个字节（8个二进位）存储容量：主存储器中所包含的存储单元的总数（单位：MB或GB）存取时间：从CPU送出内存单元的地址码开始，到主存读出数据并送到CPU（或者是把CPU数据写入主存）所需要的时间（单位：ns，1 ns=10-9 s）,PC机主存储器的
6、物理结构,主存储器由14个内存条组成内存条的组成：把若干片DRAM芯片焊装在一小条印制电路板上制成内存条必须插在主板上的内存条插槽中才能使用,目前流行的是DDR2和DDR3内存条：均采用双列直插式，其触点分布在内存条的两面DDR2 和DDR3均有240个引脚，但不可互换使用PC机主板中一般都配备有2个或4个DIMM插槽,4个内存条插槽,教学参考：DDR存储器的类型、速率及相关参数,存储器与CPU速度差距愈来愈大,DRAM,硬盘与CPU 之间的速度差距愈来愈大：,问题：由于CPU工作速度很快，内存速度比较慢（差12个数量级），从内存取数或向内存写数时，CPU往往需要等待,解决方案高速缓存(cac
7、he),cache是一种小容量高速缓冲存储器，它由SRAM组成cache直接制作在CPU芯片内，速度几乎与CPU一样快程序运行时，CPU使用的一部分数据/指令会预先成批拷贝在cache中，cache的内容是主存储器中部分内容的映象当CPU需要从内存读(写)数据或指令时，先检查cache中有没有，若有，就直接从cache中读取，而不用访问主存储器,0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,8,9,14,3,4,4,4,10,10,10,主存中的部分信息拷贝在cache存储器中,cache,主存储器,CPU,CPU芯片,如何提高cache的命中率？,增大cache
8、容量采用多级cache技术(2级或3级等)cache中采用快速的查找算法，判定是否命中不能命中时，采用有效的算法将读入的内容替换cache中暂时不使用的内容编译器优化目标程序程序员写出cache-friendly的程序,小结：计算机存储器的层次结构,分析：速度越快，成本较高。为了获得好的性能/价格比，计算机中各种存储器组成一个层状的塔式结构，取长补短，协调工作 工作过程：1）CPU运行时，需要的操作数大部分来自寄存器2）如需要从(向)存储器中取(存)数据时，先访问cache，如在，取自cache3）如操作数不在cache，则访问RAM，如在RAM中，则取自RAM4）如操作数不在RAM，则访问硬
9、盘，操作数从硬盘中读出RAM cache,2.3.3 I/O总线与I/O接口,输入的任务：将输入设备输入的信息送到内存储器的指定区域 输出的任务：将内存储器指定区域的内容送出到输出设备（I/O操作也包括外存与内存之间的数据传输）I/O操作的特点：I/O操作与CPU的运算可同时进行多个I/O设备的操作也可同时进行工作每类I/O设备都有各自的控制器，它们按照CPU的I/O操作命令，独立地控制I/O操作的全过程！,I/O操作的任务与特点,关于计算机中的总线,总线的定义：用于在CPU、内存、外存和各种输入输出设备之间传输信息的一个共享的信息传输通路及其控制部件。总线的特点：1 共享；2 高速 总线的性
10、能：数据通路宽度；总线工作频率；每秒传输次数总线带宽(最高传输速率)(数据通路宽度/8)x 总线工作频率 x 传输次数总线的类型：CPU总线（前端总线FSB）存储器总线I/O总线（目前使用的是PCI 和PCI-E 两种）,对应主板上两种扩充插槽：PCI插槽 PCI-E插槽,PCI 和 PCI-E 扩充卡插槽,各种I/O插口,教学参考：什么是PCI-E？,由英特尔提出，原名为“3GIO”，改名为“PCI-Express”（PCI-E 或 PCIe）。目标是全面取代现行的PCI和AGP，实现总线接口的统一采用高速串行传输，以点对点的方式与主机进行通信,教学参考：PCI-E的优点,传输速率高：x1速
11、率可达250MB/s，x16速率可达5GB/s（2.0版速率提高为2倍,3.0版为4倍）适应性好：包括x1、x4、x8 及x16，,关于I/O接口,I/O接口：I/O设备与主机之间的连接器包括：插头/插座的形式、通讯规程和电器特性等分类：从数据传输方式来分：串行（一次只传输1位）并行（多位一起进行传输）从是否能连接多个设备来分：总线式（可连接多个设备）独占式（只能连接1个设备）从是否符合标准来分：标准接口（通用接口）专用接口（专用接口）,CPU与I/O设备进行数据交换时存在以下问题,CPU与I/O设备进行数据交换时存在以下问题：速度不匹配 时序不匹配 信息格式不匹配 信息类型不匹配,I/O接口
12、的功能,设置数据的寄存、缓冲逻辑，以适应CPU与外设之间的速度差异 能够进行信息格式的转换 能够协调CPU和外设两者在信息的类型和电平的差异 协调时序差异 地址译码和设备选择功能 设置中断和DMA控制逻辑,I/O接口的控制方式,程序查询方式中断处理方式DMA传送方式,I/O设备接口,(安装在主板上的I/O设备接口),常用的I/O接口及其性能参数,关于USB接口,通用串行总线式接口（Universal Serial Bus）高速、可连接多个设备、串行传输传输速率：USB的1.1版：1.5 Mb/s和12 Mb/sUSB2.0版：最高达 480Mb/s（60MB/s）USB3.0版：最高达 3.2
13、Gbps（400MB/s）USB2.0使用4线连接器，体积小，符合即插即用规范（Plug&Play,即PnP）使用“USB集线器”扩展机器的USB接口，最多连接127个设备可通过USB接口由主机向外设提供电源(5V，100500 mA),USB接口的3种类型,接口类型A,通常在PC上出现,接口类型B,通常在USB设备上出现,Mini-USB,数码相机、移动硬盘等设备经常使用,小结1：I/O总线,I/O控制器,I/O接口与I/O设备的关系,I/O设备通常都是物理上相互独立的设备，它们一般通过I/O接口与I/O控制器(或I/O总线)连接I/O控制器通过扩展卡或者南桥芯片与I/O总线连接I/O总线经
14、过北桥芯片与内存、CPU连接,小结2：I/O总线,I/O控制器,I/O接口与I/O设备的关系,附 录,SRAM的存储单元,6管静态NMOS存储单元,读出时：-置2个位线为高电平-置字线为1-根据存储单元的状态改变位线的输出电平,写入时：-位线上是被写入的二进位信息0或1-置字线为1-存储单元(触发器)按位线的状态设置成0或1,信息存储原理：看作带时钟的RS触发器,DRAM的存储单元,单管动态MOS存储单元,信息存储原理 电容Cnode处于充电状态时，表示1；电容Cnode处于放电状态时，表示0,DRAM存储器基本结构,主要组成部分：存储矩阵 地址译码器 读/写缓冲及控制电路 工作过程：使用行地址和行选通信号(RAS)选择某一行存储单元将该行所有单元的信息读出送到芯片内部的行缓冲器使用列地址和列选通信号(CAS)选择缓冲器的某一列数据从缓冲器选出并拷贝到数据总线，然后送给CPU,例：128MB的DRAM存储器,总容量128 MB，由8片DRAM芯片构成每片 16Mx8 bits行地址、列地址各12位每1行共4096列(8位/列)选中某一行并读出之后再由列地址选择其中的一列(8个二进位)送出,
