《微机原理与接口技术(第2版)第05章存储器原理与接口.ppt》由会员分享，可在线阅读，更多相关《微机原理与接口技术(第2版)第05章存储器原理与接口.ppt（52页珍藏版）》请在三一办公上搜索。
1、第五章 存储器原理与接口,存储器分类存储器结构 8086CPU最小模式下总线产生存储器接口,5.1 存储器分类一、有关存储器几种分类存储介质分类 半导体存储器 磁盘和磁带等磁表面存储器 光电存储器,按存取方式分类 随机存储器RAM(Random Access Memory)只读存储器ROM（Read-Only Memory）串行访问存储器(Serial Access Storage),按在计算机中的作用分类 主存储器(内存)辅助存储器(外存)高速缓冲存储器,二、半导体存储器的分类1、随机存取存储器RAM2、只读存储器ROM,二、半导体存储器的分类1、随机存取存储器RAM a.静态RAM（ECL
2、，TTL，MOS）b.动态RAM,2、只读存储器ROMa.掩膜式ROM b.可编程的PROM c.可用紫外线擦除、可编程的EPROM d.可用电擦除、可编程的E2PROM等,绝缘层,浮动栅雪崩注入式MOS管,可用紫外线擦除、可编程的EPROM,编程使栅极带电擦除EPROM芯片上方有一个石英玻璃窗口当一定光强的紫外线透过窗口照射时，所有存储电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢复初态。一般照射2030分钟后，读出各单元的内容均为FFH，说明EPROM中内容已被擦除。,浮栅隧道氧化层MOS管Flotox(Floating gate Tunnel Oxide)：浮栅与漏区间的氧化物层极薄（2
3、0纳米以下），称为隧道区。当隧道区电场大于107V/cm时隧道区双向导通。,当隧道区的等效电容极小时，加在控制栅和漏极间的电压大部分降在隧道区，有利于隧道区导通。,擦除和写入均利用隧道效应,10ms,可用电擦除、可编程的E2PROM,分 类,掩模ROM,可编程ROM（PROM）,可擦除可编程ROM（EPROM）,随机存储器RAM,静态存储器SRAM,动态存储器DRAM,按功能,(Read-Only Memory),(Random Access Memory),(Programmable ROM),(Erasable PROM),UVEPROM,EEPROM,只读存储器ROM,Flash Mem
4、ory,(Ultra-Violet),(Electrically),电可擦除,紫外线擦除,(Static RAM),快闪存储器,(Dynamic RAM),只能读出不能写入,断电不失,还可以按制造工艺分为双极型和MOS型两种。,主要指标：存储容量、存取速度。,存储容量:用字数位数表示，也可只用位数表示。如，某动态存储器的容量为109位/片。,三、多层存储结构概念 1、核心是解决容量、速度、价格间的矛盾，建立起多层存储结构。一个金字塔结构的多层存储体系 充分体现出容量和速度关系,2、多层存储结构 寄存器 Cache(高速缓存)内存 磁盘 磁道、光盘,Cache主存层次：解决CPU与主存的速度上的
5、差距；主存辅存层次：解决存储的大容量要求和低成本之间的矛盾。,5.2、主存储器结构一、主存储器的主要技术指标存储容量存取速度可靠性功耗,1、容量存储容量 存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）实际存储容量：在计算机系统中具体配置了多少内存。,2、存取速度 存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。SDRAM:12ns 10ns 8nsRDRAM:1ns 0.625ns,3、可靠性 可靠性是用平均故障间隔时间来衡量（MTBF,Mean Time Between Failures）4、功耗 功耗通常是指每个存储元消耗功率的大小,二
6、、主存储器的基本组成 MOS型器件构成的RAM，分为静态和动态RAM两种，静态RAM通常有6管构成的触发器作为基本存储电路静态存储单元，动态RAM通常用单管组成基本存储电路。,1、静态存储单元,（2）动态存储单元,（3）、结构 地址译码 输入输出控制 存储体,地址线,控制线,数据线,存储体,译码器,输入输出控制,单译码结构,地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入(双向)。存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。,译
7、码器,译码器,矩阵译码电路,行线,列线,地址线,地址线,一、8086CPU的管脚及功能 8086是16位CPU。它采用高性能的N沟道，耗尽型负载的硅栅工艺(HMOS)制造。由于受当时制造工艺的限制，部分管脚采用了分时复用的方式，构成了40条管脚的双列直插式封装,5.3、8086CPU总线产生,二、8086的两种工作方式 最小模式：系统中只有8086一个处理器，所有的控 制信号都是由8086CPU产生。最大模式：系统中可包含一个以上的处理器，比如包含协处理器8087。在系统规模比较大的情况下，系统控制信号不是由8086直接产生，而是通过与8086配套的总线控制器等形成。,三、最小模式下8086C
8、PU总线产生（一）、地址线、数据线产生 相关信号线及芯片 1、AD15AD0(Address Data Bus)地址/数据复用信号，双向，三态。在T1状态（地址周期）AD15AD0上为地址信号的低16位A15A0；在T2 T4状态（数据周期）AD15AD0 上是数据信号D15D0。,2、A19/S6A16/S3(Address/Status)：地址/状态复用信号，输出。在总周期的T1状态A19/S6A16/S3上是地址的高4位。在T2T4状态，A19/S6A16/S3上输出状态信息。,机器周期：时钟周期总线周期：对内存或对I/O接口的一次操作的时间指令周期：指令执行的时间,MOV 2000H,
9、AX,地址周期,数据周期,3、三态缓冲的8位数据锁存器74LS373(8282),A、CP正脉冲，DQB、CP为零，保持C、/OE=0，O0输出；否则高阻,4、ALE(Address Latch Enable)地址锁存使能信号，输出，高电平有效。用来作为地址锁存器的锁存控制信号。,触发类型：上升沿，下降沿，高电平，低电平,1、AD0AD15，A16/S1A19/S4出现地址信息；2、ALE 发正脉冲，地址信息进74LS373；3、AD0AD15转换为数据线,A16/S1 A19/S4输出状态,1,1,2,3,3,（二）、数据线驱动相关信号线及芯片 1、双向数据总线收发器（8286，74LS24
10、5）两个功能：a、双向选择b、通道控制,A、/OE控制通道/OE0，或门导通；/OE1，或门封锁；B、T控制方向T0，BAT1，AB,2、/DEN(Data Enable)数据使能信号，输出，三态，低电平有效。表示CPU对数据线操作。用于数据总线驱动器的控制信号。3、DT/R(Data Transmit/Receive)：数据驱动器数据流向控制信号，输出，三态。在8086系统中，通常采用8286或8287作为数据总线的驱动器，用DT/R#信号来控制数据驱动器的数据传送方向。当DT/R#1时，进行数据发送；DT/R#0时，进行数据接收。,1、如果CPU输出数据，DT/R1，三态门方向为AB,如果CPU输入数据，DT/R0，三态门方向为BA；2、/DEN有效，74LS245工作；3、CPU输入/输出数据完成，/DEN无效，74LS245停止工 作，通道断开。,1,1、如果CPU输出数据，DT/R1，三态门方向为AB,如果CPU输入数据，DT/R0，三态门方向为BA；2、/DEN有效，74LS245工作；3、CPU输入/输出数据完成，/DEN无效，74LS245停止工 作，通道断开。,0,1,2,3,2,
