《四章常用组合逻辑功能器件.ppt》由会员分享，可在线阅读，更多相关《四章常用组合逻辑功能器件.ppt（70页珍藏版）》请在三一办公上搜索。
1、第四章 常用组合逻辑功能器件,4.1 编码器4.2 译码器/数据分配器4.3 数据选择器4.4 数值比较器4.5 算术逻辑电路4.6 CAD例题,4.1 编码器,编码器的基本概念及工作原理编码将特定含义的输入信号（文字、数字、符号）转换成二进制代码的过程.能够实现编码功能的数字电路称为编码器。一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足下列关系:2nN,常见的编码器有8线-3线（有8个输入端，3个输出端），16线4线（16个输入端，4个输出端）等等。例1：设计一个8线-3线的编码器解：（1）确定输入输出变量个数:由题意知输入为I0I78个，输出为A1、A2、A3。（2）编
2、码表见下表：（输入为高电平有效）,一、二进制编码器：,(3)由真值表写出各输出的逻辑表达式为：,用门电路实现逻辑电路：,二，非二进制编码器（以二十进制编码器为例）,二-十进制编码器是指用四位二进制代码表示一位十进制数的编码电路（输入10个互斥的数码，输出4位二进制代码）,1、BCD码：常用的几种BCD码8421码、5421码、2421码、余三码.2、10线4线编码器,例2：设计一个8421 BCD码编码器解：输入信号I0I9代表09共10个十进制信号，输出信号为Y0Y3相应二进制代码.列编码表,该编码器为8421BCD码的编码器，当I8和I9为1时，Y3为1，前页所示真值表并非完全的真值表。如
3、果要化简，可以列出所有最小项的值，后面的全为无关项。,三、优先编码器：是指当多个输入同时有信号时，电路只对其中优先级别最高的信号进行编码。例 3 电话室有三种电话，按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。试设计电话编码控制电路。,解：,（）根据题意知，同一时间电话室只能处理一部电话，假如用A、B、C分别代表火警、急救、工作三种电话，设电话铃响用1表示，铃没响用0表示。当优先级别高的信号有效时，低级别的则不起作用，这时用表示；用Y1,Y2表示输出编码。,（）列真值表:真值表如表所示。,表3 例3的真值表,（）写逻辑表达式,（）画优先编码器逻辑图
4、如图3所示。,图3 例3的优先编码逻辑图,在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。,74LS148的符号图和管脚图,74LS148 功 能 表,优先编码器74LS148的应用 74LS148编码器的应用是非常广泛的。例如，常用计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单元CPU，然后再进行处理、存储、输出到显示器或打印机上。还可以用74LS148编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度，则检测传感器输出一个0电平到74LS14
5、8编码器的输入端，编码器编码后输出三位二进制代码到微处理器进行控制。,4.2 译码器/数据分配器,4.2.1 译码器的基本概念及工作原理译码：编码的逆过程，即将输入代码“翻译”成特定的输出信号。译码器：实现译码功能的数字电路。分类:唯一地址译码器和代码变换器。唯一地址译码器：代码与有效信号一一对应代码变换器：代码间的相互转换其他分类:变量译码器和显示译码器。,4.2.2 集成电路译码器,1、二进制译码器：输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）,2线4线译码器3线8线译码器4线16线译码器,例：用与非门设计3线8线译
6、码器,解：（1）列出译码表：,（2）写出各输出函数表达式：,（3）画出逻辑电路图：,集成二进制译码器74LS138（3线-8线译码器）,功能表如下：,其中,使能端的作用,译码功能,功能表_电平,74LS138最小项译码器的电路结构,D7 D6 D5 D4 D3 D2 D1 D0,B2 B1 B 0,输入缓冲门,3线/8线译码器,8个译码门,G1,3个使能端,译码器的扩展,用两片74LS138扩展为4线16线译码器,当A3=0时，低位片74LS138(1)工作，对输入A2、A1、A0进行译码，还原出Y0Y7，则高位禁止工作；当A3=1时，高位片74LS138(2)工作，还原出YY5，而低位片禁止
7、工作。,2、二-十进制译码器集成8421 BCD码译码器74LS42,译码器的应用,（1）实现逻辑函数,由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何组合逻辑函数。例1 试用译码器和门电路实现逻辑函数,解：,（1）将逻辑函数转换成最小项表达式，再转换成与非与非形式。,=m3+m5+m6+m7,=,（2）该函数有三个变量，所以选用3线8线译码器74LS138。用一片74LS138加一个与非门就可实现逻辑函数Y，逻辑图如图1所示。,例题,教材137页例4.2.1用一个3线-8线译码器实现函数F=XYZ+XYZ+XYZ+XYZF=XYZ+XYZ+XYZ,3、显示译码
8、器:,按显示方式分:有字型重叠式、点阵式、分段式等。,按发光物质分:有半导体显示器（又称发光二极管(LED)显示器）、荧光显示器、液晶显示器、气体放电管显示器等,它通常由译码器、驱动器和显示器等部分组成,1七段数字显示器原理,按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种,图 2半导体显示器（a）管脚排列图;(b)共阴极接线图;(c)共阳级接线图,图 3 七段数字显示器发光段组合图,2七段显示译码器74LS48,图 4 74LS48的管脚排列图,74LS48显示译码器的功能表,4.2.3 数据分配器,数据分配将一个数据源来的数据根据需要送到多个不同的通道上数据分配器实现数据分配功能的
9、逻辑电路可以用唯一地址译码器实现3-8译码器实现数据分配参考教材,4.3 数据选择器,一、数据选择器的基本概念及工作原理 数据选择器根据地址选择码从多路输入数据中选择一路，送到输出。,例：四选一数据选择器,根据功能表，可写出输出逻辑表达式：,由逻辑表达式画出逻辑图：,二、集成数据选择器,集成数据选择器74151（8选1数据选择器）,三、数据选择器的应用,1数据选择器的通道扩展用两片74151组成“16选1”数据选择器,2实现组合逻辑函数,（1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。例4.3.1 试用8选1数据选择器74151实现逻辑函数：L
10、=AB+BC+AC,解：将逻辑函数转换成 最小项表达式：,=m3+m5+m6+m7 画出连线图。,（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例4.3.2 试用4选1数据选择器实现逻辑函数：,解：将A、B接到地址输入端，C加到适当的数据输入端。作出逻辑函数L的真值表，根据真值表画出连线图。,4.4 数值比较器,一、1位数值比较器,1、真值表,2、输出逻辑表达式,二、多位数值比较器,常用多位数值比较器有74LS85，它能进行两个4位二进制数的比较。,电路结构不同，扩展端的用法就可能不同，使用时应加以注意。,3、逻辑图,不进行片接时，其扩展端接,1,0,0,1,0,0,1,0,0
11、,1,0,0,Y(A=B),A B,0 0,0 1,1 0,1 1,74LS85,A,B,4.5 算术运算电路,4.5.1 加法器的基本概念及工作原理,加法器实现两个二进制数的加法运算,1半加器只能进行本位加数、被加数的加法运算而不考虑低位进位。,列出半加器的真值表：,由真值表直接写出表达式:,画出逻辑电路图。,如果想用与非门组成半加器，则将上式用代数法变换成与非形式：,由此画出用与非门组成的半加器和逻辑符号,2全加器能同时进行本位数和相邻低位的进位信号的加法运算,和,分别是被加数和加数，,为相邻低位的进位，,为本位的和，,为本位的进位。,由真值表直接写出逻辑表达式，再经代数法化简和转换得：,
12、根据逻辑表达式画出全加器的逻辑电路图：,4.5.2 多位数加法器,1、4位串行进位加法器,由图可以看出多位加法器是将低位全加器的进位输出CO接到高位的进位输入CI.因此，任一位的加法运算必须在低一位的运算完成之后才能进行，这种方式称为串行进位。这种加法器的逻辑电路比较简单，但它的运算速度不高。为此，可采用超前进位的加法器，使每位的进位只由加数和被加数决定，而与低位的进位无关。,2、超前进位集成4位加法器74LS283,由于串行进位加法器的速度受到进位信号的限制，设计了一种多位数超前进位加法逻辑电路，该逻辑电路每位的进位只由加数和被加数决定，即与低位的进位无关。,分 析,由上述公式，设Gi=Ai
13、Bi，Pi=Ai=Bi=1时，Gi（产生变量）=1产生进位。Pi（传输变量）=1时，AiBi=0，Ci=Ci-1，低位进位会传送到高位进位端。参看教材，最后推导出所有进位的值与Ci无关,3、超前进位产生器74182,当位数增加时，超进位逻辑电路就会越复杂，为此设计了专门的超前进位产生器，用于多个超前进位产生器连接，由此扩充位数且简化逻辑电路。,4.5.3 减法运算,同加法电路，由减法器实现减法运算。半减器和全减器设计方法与步骤如加法器为了减化系统结构，一般不设计减法器，而用加法器将加法运算变为减法运算反码和补码原码反码补码,由加补码完成减法运算,A-B=A+B补-2n=A+B反-2nAB，结果
14、即为原码AB，结果为补码,4.5.4 集成算术/逻辑单元 ALU,ALU能完成一系列的算术运算和逻辑运算74LS381 4位16位全超前进位进位ALU4片4位的ALU74LS381级联而成,常用组合逻辑电路的应用,一、译码器的应用,1、用译码器作数据分配器,例如用2线4线译码器作数据分配器：,A1A0端：地址码输入端,1 0,1 1 1 1,1 0 1 1,1 0 1 1,1 1 1 1,0 0,0 1,1 0,1 1,A1 A0,地址码,输出,1,0,1,0,例如：令地址码A1A0=10,功能表,D,2、用译码器产生任意逻辑函数,n线2n线的译码器，可产生不多于n个变量的任意逻辑函数。,1）
15、方法步骤,2）注意,控制端的条件要满足。,函数变量的权位应与所用译码器输入代码的权位相对应；,所用译码器输出1有效时，输出端应附加或门；,把原函数化为最小项之和形式；,根据函数的变量数 n，确定用n线2n线译码器；,所用译码器输出0有效时，输出端应附加与非门。,假设用图示输出1有效的 3线8线译码器产生此函数，,则应将Z式变为如下形式：,如果用输出0有效的3线8线译码器74LS138产生此函数，,解：,Z,A,B,C,1,译码器输出端附加或门即可。,则应将Z式变为如下形式：,译码器输出端附加与非门即可。,=m0+m6+m7,Y0+Y6+Y7,Z=m0+m6+m7,Z=m0+m6+m7,Z,A,B,C,1,例2：用一片74LS138实现1位全加器的逻辑功能,连接线路如图：,已知1位全加器的逻辑表达式为,1,A,B,CI,S,CO,S,CO,本章介绍了具有特定功能常用的一些组合逻辑功能，如编码器，译码器，比较器，全加器等的逻辑功能，集成芯片及集成电路的扩展和应用。其中，编码器和译码器功能相反，都设有使能控制端，便于多片连接扩展;数字比较器用来比较数的大小；加法器用来实现算术运算。,
