《ADC入门基础知识.ppt》由会员分享，可在线阅读，更多相关《ADC入门基础知识.ppt（67页珍藏版）》请在三一办公上搜索。
1、1,目录,1、ADC是什么2、背景、发展3、现状4、发展方向5、ADC的基本框架6、Nyquist采样定理7、ADC的输入输出8、ADC的性能参数9、CMOS ADC 的结构10、pipeline ADC11、集成电路的设计方法,2,ADC是什么,ADC：模拟数字转换器 模拟数字转换器和数字模拟转换器是模拟系统和数字系统之间的桥梁，是现代微电子数字通讯系统中非常重要的模块。,3,背景、发展,随着CMOS制作工艺的迅猛发展，越来越多的信号被移到数字领域来处理，从而达到降低成本，降低功耗，提高速度的目的。这就使我们迫切需要一种低功耗、低电压而且能够用标准深亚微米技术实现的ADC。,4,现状,国内在
2、高性能芯片的研究和设计方面还比较落后,这就造成了各种高性能芯片的巨大需求和国内芯片产业落后之间的巨大矛盾。而且,由于一些高端芯片产品受到国外的进口限制,这对我国国防现代化发展以及民用电子通信工业的发展非常不利。这就迫使我们必须自己研究设计出高速、高精度的模数转换器。,5,发展方向,在未来,模数转换芯片的主要发展方向是1、高分辨率2、高转换速度3、低功耗4、单电源低电压5、单片化,6,高分辨率,高分辨率：目前分辨率最高可以达到 31 bit（TI公司的ADS1282）10bit及以上分辨率的A/D转换电路，它所达到的精度超过了现在工艺能实现的最大电容匹配，所以必须采用一定的校正措施。校正技术分为
3、：,7,高转换速度,A/D转换电路的速度主要是受运放建立时间和比较器响应速度的影响。因此必须优化单级电路的建立特性，提高运放的增益可以保证系统精度的同时确保运放的大宽带、提高运放的压摆率设计、压摆区和线性建立区的合理分割等。目前国际上已经产品化的 ADC 采样速率最高可以达到 2.2GSPs（Maxiam公司的 MAX109）,8,矛盾与解决,在集成电路设计中，速度和精度两者相互对立：如果追求高速度，就必须降低精度，比如 Maxiam 公司的MAX109，采样速率达到 2.2 GSPs，但分辨率只有 8bit；如果追求高精度，就必须降低速度，如 TI 公司的 ADS1282，分辨率达到 31
4、bit，但采样速率只有 4KSPs；然而最常见的情况是根据不同的应用在两者之间进行折中。我国从 70 年代开始研制 ADC，至今已经有 8 bit、10 bit、12 bit、14 bit 的 ADC产品，但产品性能还远远达不到高端应用的要求，与国外水平相差甚远；高端 ADC还处于高校和研究所的研究开发阶段。,9,低功耗、低电压、单片化,单元电路的一些优化设计也可以降低功耗，如动态偏置、开关电容动态共模反馈以及动态比较器等。低电压是现在应用发展的一个趋势，主要有运放的rail-to-rail设计、模拟开关的电压自举等方法。,10,ADC的基本框架,11,Nyquist 采样定理,Nyquist
5、 采样定理:其中，是输入信号的频率 是采样频率 被采样的信号只有在满足采样定理的情况下,才能够被重构还原。,12,ADC的输入输出,下图是3位ADC的理想输入输出曲线。,13,ADC的性能参数,ADC 的性能参数主要有：分辨率（Resolution）微分非线性（Differential Nonlinearity简称 DNL）积分非线性（Integral Nonlinearity 简称 INL）失调误差增益误差信噪比（Signal to Noise Ratio）无杂散动态范围（Spurious Free Dynamic Range 简称 SFDR）总谐波失真（Total Harmonic Dis
6、tortion，THD）转换速度,14,分辨率（Resolution）,ADC的分辨率是指转换器所能分辨的最小量化信号的能力。对于一个二进制N位分辨率的ADC,假设满摆幅的输入范围为,所能分辨的最小电平则为 同时,分辨率通常随着噪声和非线性的增加而下降,因此,描述ADC真正的分辨率还应包括噪声和非线性。,15,微分非线性误差（DNL）,16,积分非线性误差（INL）,17,失调误差,失调误差：零输入时转换器输入输出特性曲线的偏移。,18,增益误差,增益误差：满量程输出时，实际的模拟输入信号和理想的模拟输入信号间的差值。增益误差使传输特性曲线绕坐标原点相对于理想特性曲线发生了一定角度的偏移。,1
7、9,信噪比,信噪比指输出信号功耗和噪声功耗间的比值，用表示。其中，信号是指频谱图中基波分量的有效值，噪声总能量信号能量和谐波的能量。理想的噪声主要来自量化噪声。对于正弦输入信号，信噪比的理论最大值为：其中，N是ADC的位数。,20,信噪失真比,信噪失真比：基本的信号功耗与所有谐波失真，混叠谐波以及所有的噪声功耗之和的比值。它是衡量模数转换器最重要的指标。与输入信号频率、幅度等因素有关。,21,无杂散动态范围,22,总谐波失真（Total Harmonic Distortion）,总谐波失真：整个频带中各次谐波的功率之和。,23,转换速度,转换速度是指 ADC 每秒将输入的模拟信号转换成数字信号
8、的次数，其单位为ksps 或 Msps（kilo/Million Samples per Second）。,24,CMOS ADC 的结构,CMOS ADC 的结构有很多种，其中主要包括 Flash ADC 两步式ADC 逐次逼近型ADC-ADC Pipeline ADC,25,Flash ADC 的基本架构以及工作原理,全并行ADC（Flash ADC）原理：假如一个n位的全并行结构ADC，通常是由 个并行比较器，个参考电压及二进制译码电路组成。基准间隔是 即一个LSB。每一个比较器对输入信号进行采样，并把输入信号与相对应的参考电压相比较，后将比较结果输入到优先编码的编码电路进行编码，最终输
9、出N位的二进制编码。,26,Flash A/D转换器结构图,全并行A/D转换器结构图 3bit FlashADC 的基本框架,27,Flash ADC优缺点,全并行结构的ADC实现一次转换只需要整个电路比较一次,所以其转换速率非常快。但对于一个n位的全并行结构ADC,它需要 个并行比较器和参考电压,随着ADC位数的提高,其电路复杂程度会随着指数上升。因此,这种结构主要用来设计高速、中低分辨率（6bit）的ADC。,28,两步式模数转换器,两步式模数转换器是由一个两级位数相同的Flash ADC(分别用于高位和低位量化)。一个D/A转换器和一个减法器构成。两步式模数转换器的工作原理为:第一步,采
10、样保持电路输入信号,在保持阶段,第一个Flash ADC对输入信号进行量化,产生高位的数据,然后这个数据通过一个D/A转换器转换回模拟量,并与输入的模拟信号相减。第二步,相减所得的余量被送入第二季Flash ADC中进行量化,并产生低位的数据。最终的输出结果是由高位的数据和低位的数据组合而成。,29,两步式A/D转换器结构图,30,两步式模数转换器的优缺点,两步式ADC的转换时间比全并行ADC的转换时间长,但相对于其他结构的ADC而言,还是非常快的。对于一个n位分辨率的模数转换器,两步式ADC只需要 个比较器,这远远少于全并行ADC所需要的比较器。大大节省了芯片的功耗和面积。与全并行ADC相比
11、,两步式ADC还增加了一个DAC和一个减法器。这样可以在减法器后面增加一个剩余信号放大器以避免过小的剩余信号,通常选择增益为 的运算放大器来简化设计,这样做的好处可以使两个并行转换器共用相同的参考电压。,31,逐次逼近型ADC,逐次逼近型ADC也被称为二进制搜索ADC,它是用一个高速高精度的比较器将模拟输入信号与前一次得到的模数转换结果通过DAC后的输出相比较,以此来得到从MSB到LSB的每一位。逐次逼近型ADC除了需要一个比较器外,还要包含一个采样保持电路、一个逐次逼近寄存器(SAR)和一个数模转换器(DAC)。逐次逼近型ADC的结构如下图所示。,32,逐次逼近型ADC结构图,33,逐次逼近
12、型ADC的适用系统,逐次逼近型ADC的转换周期是从采样模拟信号开始的,采样值与DAC初始化输出结果相减,输出的差被比较器量化,该比较器通过输出的结果指示SAR增加还是减小DAC的输出,然后输入采样减去新的DAC输出,该过程一直重复,直到满足所要求的精度为止。逐次逼近型ADC完成n位数字转换需要N个时钟周期来完成。因此,当分辨率提高时,转换器的速度就会相应的降低。逐次逼近型ADC的静态误差会受到DAC线性度的限制,通过校准或者微调DAC可以获得非常高的分辨率。因此逐次逼近型ADC常用于高分辨率、低速的系统及设备。,34,-ADC,-ADC线性度很高,但同时对器件的匹配要求不高。-ADC通常由一个
13、积分器、一个比较器、一个1位的DAC和一个数字滤波器构成,其结构如下图。-ADC首先将输入信号与DAC输出相减得到一个差值,这个差值通过积分器积分,得到的电压值通过比较器与基准电压进行比较,从而得到一位数字输出。然后,这个数字量作为DAC的输入进入下一个转换周期。,35,-型ADC结构图,36,-ADC的优缺点及应用,-ADC实际上是以最低的分辨率(l位)来实现模拟信号的数字化。为了提高分辨率,要再对比较器的输出进行数字滤波。它的最高分辨率现在可以达到24位,但这却是以牺牲速度换取的。每输出一次完整的结果,都需要对输入信号采样很多次。-ADC的特点是模拟电路的比例小,对模拟电路的要求降低,结构
14、比较简单。-ADC现在主要是应用在音频、图像处理和ADSL通信等领域。,37,pipeline,pipeline ADC的系统结构示意图pipeline ADC的基本单元Pipeline ADC（1bit）Pipeline ADC（1.5bit）Pipeline ADC 的优缺点,38,Pipeline ADC的系统结构示意图,39,pipeline ADC的基本单元,采样保持电路（S/H）子电路电路（乘法数模转换器）误差校正电路基准源时钟电路数字编码电路,40,采样保持电路,采样保持电路,41,采样开关,42,三种机制产生误差,1、沟道电荷注入2、时钟馈通3、KT/C噪声,43,沟道电荷注入
15、,44,时钟馈通,45,KT/C噪声,46,误差的消除,以上误差的存在，对于高速高精度 Pipeline ADC 来说是很不利的，因此需要采取一定措施来减小。减小电荷注入效应和时钟馈通效应引起的误差的方法有很多种，用得较多的有两种：采用虚拟开关和采用全差分采样电路。虚拟开关将沟道电荷和时钟馈通引起的电荷变化用另一晶体管来消除；差分电路将这些误差转换为共模干扰来减小其影响，但需要系统有较高的共模抑制比和使 KT/C 噪声增加到原来的两倍，这可以通过增加采样电容大小来减小，但会增加功耗。,47,子电路示意图,48,子电路的组成,参考电压发生器比较器编码电路,49,参考电压发生器,基准源分压电路,5
16、0,比较器,使用开环运算放大器作为比较器采用前置放大器+锁存放大器的预放大锁存比较器直接采用锁存比较器,51,预放大锁存比较器,52,比较器的误差,比较器的主要误差为失调和噪声。其中失调主要是锁存放大器中元件的不匹配造成的，特别是动态锁存器，其失调很容易达到 100mV 左右。噪声方面主要有回馈噪声和热噪声。回馈噪声是指由于比较器输出端的电压的快速变化通过寄生电容耦合到输入端，使得输入信号产生较大的毛刺，这些毛刺即为回馈噪声。它可以通过将输出与输入进行隔离来降低耦合作用来削弱。,53,MDAC 电路,54,误差校正电路,误差校正电路主要有模拟误差校正电路和数字误差校正两种。模拟误差校正往往采用
17、模拟辅助电路（一般为运放）来对误差进行存储和校正，这种方法由于加入了运放，因此会较明显地增加功耗，而且模拟辅助电路由于本身的非理想因素，也可能会引入新的误差。当设计不合理时，最终误差可能会比没有加入模拟误差校正前还大。,55,误差校正电路,数字误差校正又有冗余位数字误差校正和数字后台误差校正两种校正方法，它采用数字电路实现，使得其功耗相比于模拟误差校正大大降低。数字误差校正电路可以在一定范围内校正比较器失调产生的误差、MDAC 的级间增益误差、电容失配引起的误差等误差，可以提高系统线性度。在如今的高精度Pipeline ADC 系统中数字误差校正电路已经成为一个不可缺少的组成部分。,56,普通
18、 2 位子 ADC 的传输特性曲线,57,有冗余位校正的 2 位子 ADC 的传输特性曲线,58,Pipeline ADC（1bit）,下图1是一个每级分辨率是 1 位的 Pipeline ADC 结构图。这种 N 位 ADC由 N 级构成，每一级由一个比较器和一个采样保持电路构成。Pipeline ADC 的每一级结构都是相同的。第 i 级的输入为前一级的输出，在下一个时钟到来后第 i 级将输入电压与 0 电压比较，比较器的输出结果既是转换结果的第 i 位。此外，电压 乘 2 再根据比较器的输出是高是低分别减去或加上基准电压。Pipeline ADC 的每一级的运算表达式如下：其中 定义为：
19、时；时；其每一级的传输曲线可以用图2表示（图中的输入输出是以 归一化的）：,59,图1 Pipeline ADC 的结构图,60,Stage i 的传输曲线,61,Pipeline ADC（1.5bit）,1.5bit结构图,62,可以看到它由两个比较器、一个 DAC、一个采样保持电路构成。两个比较器将 Vi分成 3 段，分别对应比较器的三种输出 00、01、11。DAC 根据比较器输出的编码来选择输出的电压值，当比较器输出 00，即当比较器输出 01，即 当比较器输出 11，即,工作原理,63,工作原理,最终，与 的关系为：,64,1.5bit/stage 传输曲线,理想的 1.5bit/s
20、tage 传输曲线 实际 1.5bit/stage 的传输曲线,65,Pipeline ADC 的优缺点,流水线结构ADC的优势为:(1)流水线结构ADC每级都有采样保持电路,在进行数据转换时,各级可以同步处理数据,从而提高了ADC的转换速率,提高了数据输出的效率;(2)流水线ADC各级子电路之间的级间放大器的增益大于1,这样,后级的非线性效应会被前级的增益减弱,从而降低了对后级电路的要求,节约了芯片的面积并降低了功耗;,66,Pipeline ADC 的优缺点,(3)流水线结构ADC可以通过数字校正算法和冗余自校正技术把电路的非理想因素对电路线性的影响降到最低。为了进一步降低功耗,电路的第一级可以不需要此采样保持电路。同时,由于有数字校正技术,放宽了对比较器失调的要求,流水线ADC可以采用动态比较器来降低功耗。pipeline ADC的缺点：由于采用了流水线形式的结构，输入到输出会有一定的延迟，延迟的时间与 Pipeline ADC 的级数和转换速度有关。这个缺点不利于 Pipeline ADC 应用在存在反馈的系统中。,67,集成电路的设计方法,对于规模较大的集成电路而言，一般采用自顶向下的设计方法。首先通过对系统定义，了解系统的功能和性能，从而得到实现系统的方法；然后根据系统定义选择和设计电路；随后进行版图设计与验证；最后制备掩模板、流片、封装和测试。,
