《CMOS反相器介绍及设计.ppt》由会员分享，可在线阅读，更多相关《CMOS反相器介绍及设计.ppt（68页珍藏版）》请在三一办公上搜索。
1、第三章 CMOS反相器,第一节 反相器的特性第二节 CMOS反相器第三节 CMOS反相器的设计第四节 环振和反相器链,第一节 反相器的特性,一、直流特性,1、定义,反相器是实现只有一个输入变量的最基本的逻辑门电路,符号,真值表,理想反相器,实际反相器,逻辑1,逻辑0,不定区,2、直流电压传输特性 VTCVoltage Transfer Characteristics,VTC直流下，将Vout描述为Vin的函数,VIL,VIH,VM,五个关键的电压，完全决定了VTC、噪声容限及过渡区的位置和宽度。,阈值电压 VMVTC曲线中 的点,VOH：当输出电平为逻辑“1”时的最小输出电压，转折点,VOL：
2、当输出电平为逻辑“0”时的最大输出电压,VIL：当输入电平为逻辑“0”时的最大输入电压,VIH：当输入电平为逻辑“1”时的最小输入电压,在数字电路中，逻辑值不是由单一量化电压值决定，而是相应的电压区间。逻辑“0”区域，逻辑“1”区域。,3、噪声容限,定义噪声容限：数字电路中对噪声的容忍量。电路的抗噪声干扰能力随噪声容限（NM）的增加而增加。,低电平信号的噪声容限NML：NMLVILVOL,高电平信号的噪声容限NMH：NMHVOHVIH,NML,NMH,Noise Margin,噪声影响下的数字信号传播,在噪声容限内前级反相器输出的逻辑1能够被后级反相器识别前级反相器输出的逻辑0能够被后级反相器
3、识别,设在无噪声条件下，输入电压和输出电压间的关系为,如果输入信号由于噪声而偏离额定值，则输出电压也会偏离原先的额定值,扰动后的电压额定电压增益x外部干扰,如果输出电压的增益的数量级小于1，则输入扰动不会被放大，因而造成的输出扰动较小；否则，输入端的小小干扰将会使输出电压有一很大的扰动。,定义 的原因,4、再生能力 regeneration,再生能力可以确保受干扰的信号经过有限数量的逻辑过程后能够回到正常的额定值。,理想情况,再生能力抑制噪声,再生的条件,为了具备再生能力，在VTC的不定区域具有大于1的增益,最大噪声容限,理想反相器,上升时间输出电压从V10%上升到V90%所需的时间,下降时间
4、输出电压从V90%下降到V10%所需的时间,二、反相器的动态特性,延迟时间的定义,输入电压上升到V50%时和输出电压下降到V50%时之间的延迟时间,输入电压下降到V50%时和输出电压上升到V50%时之间的延迟时间,延迟时间tp,三、功率和能量,功率，Power 单位：瓦 Watts单位时间内的能量，决定了电池的寿命 峰值功率影响电源线的布置、封装、噪声和可靠性能量 单位：焦耳 JoulesEnergy=power*time（delay）Joules=Watts*seconds电路较低的能量意味着在同样频率下执行同样的操作需要较低的功率,功率和能量,功耗延迟积 Power-delay produ
5、ct(PDP)=Pav*tp=(CLVDD2)/2PDP 每个开关动作所需的平均能量(Watts*sec=Joule)能量延迟积 Energy-delay product(EDP)=PDP*tp=Pav*tp2,电路的优值,反相器中功耗,第二节 CMOS反相器,一、结构特点,nMOS和pMOS交替导通高电平“1”为VDD，低电平“0”为0V,二、CMOS反相器的直流电压传输特性,A：NMOS截止 PMOS线性,B：NMOS饱和 PMOS线性,C：NMOS饱和 PMOS饱和,D：NMOS线性 PMOS饱和,E：NMOS线性 PMOS截止,VM（VINVOUT）的确定,在VM处，nMOS和pMOS
6、均处于饱和区,通常阈值电压固定VTn-VTp,VM受kRkp/kn（kR反相器的比例因子的控制）,对称情形,若,通常,VTn-VTp,此时为理想反相器的值,VIL的确定,在VINVIL处，nMOS处于饱和区，pMOS处于线性区,VINVIL,对上式求导,VIH的确定,在VINVIH处，nMOS处于线性区，pMOS处于饱和区,VINVIH,对上式求导,在对称情形中VIHVILVDD,低电平信号的噪声容限NML：NMLVILVOLVIL,高电平信号的噪声容限NMH：NMHVOHVIH VDDVIH,具有相等的噪声容限,NMLNMH,VTn-VTp,非对称情形1,一旦VINVTn,NMOS开启，即导
7、通,KR,KR,KR,KR,电源电压VDD的变化,直流导通电流随输入、输出电平的变化而变化，在VINVM时最大,CMOS反相器直流特性的计算Vi为低电平时：Tn截止，Tp导通，VoH=VddVi2为高电平时：Tn导通，Tp截止，VoL=0,电流方程如下：设 Vtn=-Vtp,0ViVtn时：n截止 p线性（Vivtnv0+Vtp）p管无损地将Vdd传送到输出端：V0=Vdd，如图ab段。VtnViV0+Vtp时：n饱和 p线性 由In=-Ip得：如图bc段,V0+VtpViV0+Vtn时：n饱和 p饱和 由In=-Ip得：V0与Vi无关，如图cd段。V0+VtnViVdd+Vtp时：n线性 p
8、饱和 由In=-Ip得：如图de段。,Vdd+VtpViVdd时：n线性 p截止V0=0 如图ef段。,CMOS反相器有以下优点：（1）传输特性理想，过渡区比较陡（2）逻辑摆幅大：VOH=VDD,VOL=0（3）一般VM位于电源Vdd的中点，即VM=VDD/2，因此噪声容限很大。（4）只要在状态转换为be段时两管才同时导通，才有电流通过，因此功耗很小。（5）CMOS反相器是利用p、n管交替通、断来获取输出高、低电压的，而不象单管那样为保证VoL足够低而确定p、n管的尺寸，因此CMOS反相器是无比(Ratio-Less)电路。,二、CMOS反相器的动态特性,假设把与输出节点相连的所有寄生电容等价
9、为一个负载电容,上升时间,反相器的上升反应时间决定于通过Rp对CL充电的时间,下降时间,反相器的下降反应时间决定于通过Rn对CL放电的时间,前级反相器的负载电容约为后级反相器的两个晶体管栅电容之和：Cl=Cgp+Cgn=Cox(WpLp+WnLn),CMOS反相器的传输延迟,由与输出节点相关的微分方程描述,近似处理,简化的RC充放电近似,tp=0.69 CL(Reqn+Reqp)/2,ln(0.5),近似处理,设输入为阶跃信号,较准确计算,以tpHL为例,对于CMOS反相器，VOL0V，VOHVDD,要使传输延迟对称,输入非阶跃信号,简化的RC充放电近似,Ron、CL均是电压的函数,?,tpH
10、L,tpLH,tp=0.69 CL(Reqn+Reqp)/2,延迟时间的近似估算,反相器的负载电容,CMOS反相器中功耗,动态功耗,假设输入和输出波形是周期性的，则每个周期内任一负载消耗的平均功耗为：,短路功耗,CMOS反相器的功耗,三、CMOS反相器的设计,根据噪声容限要求设计根据瞬态特性要求设计综合考虑直流特性和瞬态特性要求,对称设计，可获得最大的噪声容限和对称的延迟时间,pMOS和nMOS的L均采用最小线宽nMOS的 W采用最小线宽为获得对称的特性pMOS的W约为nMOS的2倍(Wp=2Wn),GND,GND,CL=K*Cg,Cg,最小尺寸反相器，标准反相器,CL为忽略了反相器自身寄生电
11、容后的负载,大尺寸反相器,对nMOS和PMOS的W均乘以系数M1MOSFET的输出电导增加 M倍延迟为最小反相器的1/M,M,GND,GND,CL=K*Cg,C=M*Cg,The above ignores self-loading,a,out,+,a,out,CMOS反相器的版图,不同结构的反相器,第四节 CMOS环振和反相器链,CMOS环形振荡器 CMOS RING OSCILLATOR,奇数个全同反相器首尾相接构成闭合的回路形成正反馈,环振的频率用于测门延迟,反相器链，又称超级驱动器，super buffer,设计关键：驱动负载CL需要多少级才能使延迟最小？每级反相器的尺寸如何确定？,驱动负载时反相器的延迟,Delay=Delay(本征）Delay(负载）,设Wp2Wn2W时上拉和下拉的电流相同，即有相同的上升和延迟时间,等价于RC网络,对于反相器链有：,Cgin，j未知,若反相器间保持固定的比例则设每级间的尺寸比为f，即每级有相同的延迟,对于给定的负载CL和输入电容Cin，可以确定其比例F，从而得到延迟最小条件下的优化尺寸,忽略了反相器自身的负载，本征负载Cint,反相器链举例,
