MOS场效应晶体管.ppt

《MOS场效应晶体管.ppt》由会员分享，可在线阅读，更多相关《MOS场效应晶体管.ppt（129页珍藏版）》请在三一办公上搜索。

1、MOS场效应晶体管,MOS Field Effect Transistor,Metal-Oxide-Semiconductor Field Effect Transistor,4.1 MOS管的结构、工作原理和输出特性4.1.1 MOS场效应晶体管的结构4.1.2 基本工作原理和输出特性4.1.3 MOS场效应晶体管的分类4.2 MOS场效应晶体管的阈值电压4.2.1 MOS管阈值电压的定义4.2.2 MOS管阈值电压的表示式4.2.3 非理想条件下的阈值电压4.2.4 影响阈值电压的其他因素4.2.5 阈值电压的调整技术4.3 MOS管的直流电流-电压特性4.3.1 MOS管线性区的电流-电

2、压特性4.3.2 MOS管饱和区的电流-电压特性4.3.3 亚阈值区的电流-电压特性4.3.4 MOS管击穿区特性及击穿电压4.4 MOS电容及MOS管瞬态电路模型4.4.1 理想MOS结构的电容-电压特性4.4.2 MOS管瞬态电路模型-SPICE模型,4.5 MOS管的交流小信号参数和频率特性4.5.1 MOS场效应管的交流小信号参数4.5.2 MOS场效应晶体管的频率特性4.6 MOS场效应晶体管的开关特性4.6.1 MOS场效应晶体管瞬态开关过程4.6.2 开关时间的计算4.7 MOS场效应晶体管的二级效应4.7.1 非常数表面迁移率效应4.7.2 体电荷效应对电流-电压特性的影响4.

3、7.3 MOS场效应晶体管的短沟道效应4.7.4 MOS场效应晶体管的窄沟道效应4.8 MOS场效应晶体管温度特性4.8.1 热电子效应4.8.2 迁移率随温度的变化4.8.3 阈值电压与温度关系4.8.4 MOS管几个主要参数的温度关系,场效应管：利用输入回路的电场效应来控制输出回路电流 的三极管;一种载流子参与导电，又称单极型(Unipolar)晶体管。,原理：利用改变垂直于导电沟道的电场强度来控制沟道 的导电能力而实现放大作用;,第四章 MOS场效应晶体管,双极晶体管：参加工作的不仅有少数载流子，也有多数载流子，故统称为双极晶体管,特 点,单极型器件(靠多数载流子导电)；,输入电阻高：可

4、达1010(有资料介绍可达1014）以上、抗辐射能力强、；,制作工艺简单、易集成、热稳定性好、功耗小、体积小、成本低。,OUTLINE,4.1 MOS场效应晶体管结构、工作原理和输出特性,MOS管结构,两边扩散两个高浓度的N区,形成两个PN结,以P型半导体作衬底,通常，MOS管以金属Al(Metal)SiO2(Oxide)Si(Semicond-uctor)作为代表结构,基质：硅、锗、砷化镓和磷化铟等,栅材：二氧化硅、氮化硅、和三氧化二铝等,制备工艺：MOSFET基本上是一种左右对称的拓扑结构，它 是在P型半导体上生成一层SiO2 薄膜绝缘层，然 后用光刻工艺扩散两个高掺杂的N型区，从N型区

5、引出电极。,结构：环形结构、条状结构和梳状结构,MOS管工作原理,栅压从零增加，表面将由耗尽逐步进入反型状态，产生电子积累。当栅压增加到使表面积累的电子浓度等于或超过衬底内部的空穴平衡浓度时，表面达到强反型，此时所对应的栅压称为阈值电压UT。,正常工作时的偏置,强反型时，表面附近出现的与体内极性相反的电子导电层称为反型层沟道，以电子导电的反型层称做N沟道。,感应表面电荷,一种典型的电压控制型器件,电流通路从漏极经过沟道到源极,(VCCS),UGS=0,UDS0，漏端PN结反偏，反偏电流很小器件截止,UGS0,UDS0，表面形成沟道，漏区与源区连通，电流明显；器件导通,zero applied

6、bias,源极和漏极之间始终有一个PN结反偏，IDS=0,分析：,漏-源输出特性,下面分区讨论各区的特点,曲线与虚线的交点为“夹断点”,（1）截止区特性（UGS UT 开启电压）,外加栅电压UGS在表面产生感应负电荷，随着栅极电压的增加，表面将逐渐形成耗尽层。但耗尽层电阻很大，流过漏源端的电流很小，也只是PN结反向饱和电流，这种工作状态称为截止状态。,Operation Modes,（2）线性区特性（UGS UT）曲线OA段,当UGS UT后，表面形成强反型导电沟道，若加上偏置电压UDS，载流子就通过反型层导电沟道，从源端向漏端漂移，由漏极收集形成漏-源电流IDS。UGS增大，反型层厚度亦增厚

7、，因而漏-源电流线性增加。,表面形成反型层时，反型层与衬底间同样形成PN结，这种结是由表面电场引起的;场感应结,UDS不太大时，导电沟道在两个N区间是均匀的;,（3）沟道夹断曲线A点,表面强反型形成导电沟道时，沟道呈现电阻特性，漏-源电流通过沟道电阻时，将在其上产生电压降。,栅绝缘层上的有效电压降从源到漏端逐渐减小，UDS很大时，降落在栅下各处绝缘层上的电压不相等，反型层厚度不相等，因而导电沟道中各处的电子浓度不相同；,UDS较大时，靠近D区的导电沟道变窄。,当电压继续增加到漏端栅绝缘层上的有效电压降低于表面强反型所需的阈值电压UT 时，漏端表面的反型层厚度减小到零，即漏端处沟道消失，只剩下耗

8、尽区，这就是：沟道夹断。使漏端沟道夹断所需加的漏-源电压UDS称为饱和漏-源电压(UDsat)，对应的电流 I 称为饱和漏-源电流(IDsat)。,沟道夹断条件,UDS=UGS UT,UDS+UT=UGS,（4）饱和区特性曲线AB段,继续增加UDS比UDsat大得多时,(UDS UDsat)将降落在漏端附近的夹断区上,夹断区将随UDS的增大而展宽,夹断点将随UDS的增大而逐渐向源端移动,导电沟道的有效厚度基本不再改变，栅下面表面被分成反型导电沟道区和夹断区两部分。,沟道中的载流子不断地由源端向漏端漂移，当到达夹断点时，立即被夹断区的强电场扫入漏区，形成漏极电流。,漏源电流基本上不随UDS的增大

9、而上升。,（5）击穿特性曲线BC段,当UDS 达到或超过漏端PN结反向击穿电压时，漏端PN结发生反向击穿；,转移特性(输入电压-输出电流),当UGS UT 时，随着UGS的增加，沟道中导电载流子数量增多，沟道电阻减小，在一定的UDS的作用下，漏极电流上升。UGS UT 后，进入亚阈值区工作，漏极电流很小。,MOS晶体管的转移特性：漏源极电流IDS随栅源电压UGS变化的曲线，反映控制作用的强弱,平方律关系,管子工作于放大区时函数表达式,UTN，开启电压,截止，夹断区,4.1.3 MOSFET的分类,根据导电沟道的起因和沟道载流子的类别可分成4种;,1、N沟道和P沟道MOS场效应晶体管,加上漏-源

10、偏压后，输运电流的电子从源端流向漏端。,N沟道MOS场效应晶体管,P沟道MOS场效应晶体管,增强型和耗尽型,按零栅压时(UGS0),是否存在导电沟道来划分；,UGS=0时，不存在导电沟道，漏源间被背靠背的PN结二极管隔离，即使加上漏源电压，也不存在电流，器件处于“正常截止状态”；,增强型器件,当衬底杂质浓度低,而SiO2层中的表面态电荷密度又较大，在零栅压时，表面就会形成反型导电沟道，器件处于导通状态;,要使沟道消失，必须施加一定的反向栅压，称为阈值电压(夹断电压)；,二者的差别：在于耗尽型管的二氧化硅绝缘层中掺有大量的碱金属正离子(如Na+或K+)，会感应出大量的电子。,耗尽型器件,电路中的

11、电学符号教材有误,4.2 决定阈值电压的因素,4.2.1 阈值电压的定义,阈值电压在漏-源之间半导体表面处感应出导电沟道所需加在栅电极上的电压UGS。表示MOS管是否导通的临界栅-源电压。,工作在饱和区时，将栅压与沟道电流关系曲线外推到零时所对应的栅电压；,使半导体表面势US=2,为衬底半导体材料的费米势，US的大小相当于为使表面强反型所需加的栅电压。,外推,UDS0,4.2.2 阈值电压的相关因素,阈值电压表面出现强反型时所加的栅-源电压；强反型表面积累的少子浓度等于甚至超过衬底 多子浓度的状态；,P型衬底,N沟强反型时能带图,金属栅板上的面电荷密度,表面态电荷密度,导电电子电荷面密度,表面

12、耗尽层空间电荷面密度,衬底掺杂浓度NB,EF,+,-,电荷分布,Charge Distribution,Strong Inversion,band bending,surface potential,Inversion region,Depletion region,Neutrals region,Band diagram,(p-type substrate),Ideal MOS Curves,Oxide,Semiconductor surface,P-type silicon,表面强反型时，表面耗尽层(surface depletion-layer)宽度达到最大,电荷密度也达到最大值,电中性

13、条件要求,反型层(inversion layer)电子只存在于极表面的一层，简化为,理想条件下的阈值电压,忽略氧化层中的表面态电荷密度,理想情况下，表面势完全产生于外加栅极电压,外加栅压,栅氧化层上的电压降,(向衬底方向的厚度),栅氧化层的单位面积电容,达到强反型的条件US=2F,可得 理想阈值电压为,实际阈值电压,栅压为零时，表面能带已经发生弯曲,平带电压,表面态电荷影响的栅源电压,栅电压为,Flat band condition,阈值电压为,N沟的平衡状态时的阈值电压,衬底掺杂浓度越高，阈值电压也越高;,金属半导体功函数差越大，阈值电压越高;,N沟，P型衬底中Ei EF，因而F为正;,漏-

14、源电压UDS=0时，表面反型层中的费米能级和体内费米能级处在同一水平，,NMOS管,4.2.3 非理想条件下的阈值电压,在MOS结构中，当半导体表面形成反型层时，反型层与衬底半导体间同样形成PN结，这种结是由半导体表面的电场引起的，称为感应结。,当漏-源电压UDS=0时，感应PN结处于平衡状态，表面反型层和体内费米能级处于同一水平。,UBS=0，UDS 0时非平衡状态下的阈值电压,反型沟道,U(y),UBS=0，UDS 0时沟道压降直接加到反型层与衬底所构成的场感应结上，使场感应结处于非平衡状态。,沟道反型层中少子的费米能级EFn与体内费米能级EFP将不再处于同一水平；,Non-equilib

15、rium Condition,结两边的费米能级之差,EFP EFn=qU(y),表面势则增大,US=2F+U(y),表面耗尽层宽度也随着外加电压的增大而展宽,耗尽层的最大电荷密度,非平衡状态下的阈值电压,NMOS管,UBS=0,UBS 0时的阈值电压,假定外加UGS已使表面反型，加在衬-源之间的UBS使场感应结承受反偏，系统进入非平衡状态，引起以下两种变化：场感应结过渡区两种载流子的准费米能级不重合。表面耗尽层的厚度及电荷面密度随UBS的改变而变化。,对照其他PN结反偏电压，假定：,衬底多子的准费米能级不随体内到表面的距离变化，保持为常数。场感应结过渡区少子准费米能级与衬底多子准费米能级隔开一

16、段距离，在P型衬底中是,（N 沟道）,（P 沟道）,此时：,阈值电压的增量,NMOS管的增量,N沟道MOS有：,PMOS管的增量,由此可以看出：,|UT|正比于tOX 及，NB为衬底掺杂浓度。,NMOS场效应晶体管的QBm0，PMOS场 效应晶体管的QBm0，UTn0，所以增加偏衬电压 使器件向增强型变化；,时，正比于,为了描述阈值电压随衬偏电压的变化，人们定义了衬偏调制系数：,已知：,一般需要UT随UBS的变化愈小愈好，为了满足这一要求，需要选择低掺杂衬底和减薄二氧化硅层的厚度。,衬底偏置电压UBS 对UT 的影响,阈值电压随着衬底偏置电压的增大而向正值方向漂移。,衬底杂质浓度愈高，阈值电压

17、的漂移愈大。,例如：衬底杂质浓度N=1014 cm3，阈值电压的漂移量也不到1 V，但当衬底杂质浓度增大到N=1017 cm3时，即使衬底偏置电压只有5 V，阈值电压的漂移量却达到7 V之多。,4.2.4 影响阈值电压的其他因素,1栅SiO2厚度对阈值电压的影响,栅氧化层电容COX愈大，阈值电压的绝对值愈小,增大栅电容的关键是制作薄且致密的优质栅氧化层，厚度大都为100150 nm；,选用介电系数更大的材料作栅绝缘层，如Si3N4的介电系数是6.2；必须先将硅层上生长（5060 nm）的SiO2层作为过渡层，然后再生长Si3N4层；,2功函数差 的影响,电子亲和能,功函数差随衬底杂质浓度的变化

18、而改变，但变化的范围不大，如衬底的杂质浓度由1015 cm3变化到1017 cm3时，其变化值只略大于0.1 V。,功函数差越大，阈值电压越高；,选择功函数差低的材料，如多晶硅等栅极材料。在选择功函数差低的材料的基础上，适当降低衬底杂质浓度NB，减小栅下面SiO2的厚度。,3表面态电荷密度QSS的影响,一般工艺条件下，表面态电荷密度在10111012 cm2范围内。这时若栅氧化层厚度tOX=150nm，则表面态电荷密度由1011 cm2变化到1012 cm2，阈值电压的改变可以达到6 V之多。,表面态电荷密度,1,要制得N沟增强型的器件，可以用适当提高衬底杂质浓度的办法来实现(曲线向右部分)；

19、,UT 0,UT 0,4衬底杂质浓度的影响,UBS=0,衬底杂质浓度愈低，表面耗尽层的空间电荷对阈值电压的影响愈小。,在结构已选定、工艺稳定条件下，能够通过调整衬底掺杂浓度及二氧化硅层厚度来控制阈值电压。,阈值电压的增量,4.2.5 阈值电压的调整技术,现代MOS器件工艺中，已大量采用离子注入技术通过沟道注入来调整沟道杂质浓度，以满足阈值电压的要求。,离子注入调整阈值电压选用低掺杂材料作为衬底，采用适当步骤向PMOS或NMOS管沟道区注入一定数量的与衬底导电类型相同或相反的杂质，从而将阈值电压调整到期望的数值上。向沟道区注入杂质离子，既可做成表面沟道器件,也可以形成隐埋沟道。,注入离子实际上是

20、在足够大的衬底面积上进行扫描。,离子注入后的热退火以及后续工艺步骤中的热处理都会使注入杂质扩散。,1用离子注入掺杂技术调整阈值电压,注入剂量,原始衬底掺杂浓度,离子注入浓度平均值,注入浓度分布,深度,（1）浅注入,注入深度远小于表面最大耗尽层厚度,（2）深注入,深度大于强反型下的表面最大耗尽区厚度，表面反型层及表面耗尽区全都分布于杂质浓度均匀的区域,（3）中等深度注入,dS小于表面最大耗尽区厚度，但二者大小可以比拟的情形,衬偏调制系数：,浅注入,浅深注入,中等深度注入,实际工艺中多半采用较容易实现的中等深度注入，当UBS 2.6 V时，最大表面耗尽层厚度小于注入深度，属于深注入情形，只有UBS

21、 2.6 V时，最大表面耗尽层厚度才会大于注入深度。为了获得良好的特性，采用这种方式注入时，应适当地减小注入深度dS。,2用埋沟技术调整MOS管的阈值电压,（1）埋沟MOS管的特性,注入较浅，Xj（注入结深度）较小的器件，外加UGS的数值足够大，半导体表面随UGS在耗尽和弱反型区变化时沟道开始夹断，夹断以后再增加UGS的数值，器件一直是截止的,UBS 较小时，UGS增大到表面强反型时沟道尚未夹断，从此继续增加UGS，由于表面耗尽区不再扩展，沟道不可能夹断，任意UGS之下MOS场效应晶体管始终是导通的,（2）采用埋沟技术控制MOS管阈值电压的大小,漏端附近纵向沟道区体积元,衬底,表面耗尽区厚度,

22、沟道厚度,PN结空间电荷,沟道夹断条件,XS+Xn=Xj,PN结空间电荷区宽度与外加电压的关系,沟道厚度为0,埋沟预先深度控制导电沟道；,对于结构已定的器件，用埋沟技术就能够控制器件沟道是夹断或是夹不断的情况，从而得到不同的转移特性；,用埋沟技术，可以削弱UBS对阈值电压的影响。,4.3 MOS管的直流电流-电压特性,定量分析电流-电压特性，一级效应的6个假定：,漏区和源区的电压降可以忽略不计；在沟道区不存在复合-产生电流；沿沟道的扩散电流比由电场产生的漂移电流小得多；在沟道内载流子的迁移率为常数；沟道与衬底间的反向饱和电流为零；缓变沟道近似成立，即跨过氧化层的垂直于沟道方向的电场分量EX与沟

23、道中沿载流子运动方向的电场分量EY无关。沿沟道方向电场变化很慢。,4.3.1 线性区的电流-电压特性,沟道从源区连续地延伸到漏区,电子流动方向为y方向,U(y),沟道的三个参数：长度L、宽度W和厚度d,在沟道中的垂直方向切出一个厚度为dy的薄片来，阻值为：,在该电阻上产生的压降为：,根据：,因此,引进 增益因子,当UDS比较小时,线性关系,管的导通电阻,线性工作区的直流特性方程,当UDS很小时，IDS与UDS成线性关系。UDS稍大时，IDS上升变慢，特性曲线弯曲。,（电压除电流）,4.3.2 饱和区的电流-电压特性,漏-源电压增加，沟道夹断时（临界）IDS不在变化，进入饱和工作区,漏-源饱和电

24、压,漏-源饱和电流,继续增加UDS，则沟道夹断点向源端方向移动，在漏端将出现耗尽区，耗尽区的宽度Xd 随着UDS的增大而不断变大(耗尽区向左扩展)；,沟道漏端已夹断的nMOSFET,当UDS增大时，将随之增加。,这时实际的有效导电沟道长度已从L变为L，,实际上工作区的电流不是不变的，对应的漏-源饱和电流,在N型沟道中运动的电子到达沟道夹断处时，被漏端耗尽区的电场扫进漏区形成电流；,沟道调制系数,沟道长度调变效应：漏-源饱和电流随着沟道长度的减小而增大的效应。,当栅压UGS稍微低于阈值电压UT时，沟道处于弱反型状态，流过漏极的电流并不等于零，这时的工作状态处于亚阈值区，流过沟道的电流称为亚阈值电

25、流。此时漏-源电流主要是扩散电流：,电流流过的截面积A,亚阈值电流,4.3.3 亚阈值区的电流-电压特性,n(x)为电子的浓度,根据电流连续性的变化，电子的浓度在沟道中的线性分布为：,亚阈值电流是：,近似方法,有效沟道厚度,指数变化,当栅极电压低于阈值电压时，电流随栅极电压呈指数变化。在亚阈值区，当漏极电压分别为0.1 V及10 V时，电流变化趋势无明显差别。,栅压,（向下纵深）,用栅极电压摆幅S来标志亚阈值特性，它代表亚阈值电流IDS减小一个数量级对应的栅-源电压UGS下降量;,当管的栅氧化层厚度为570，衬底掺杂浓度为5.61016 cm3时，使电流减小一个数量级所需的栅极电压摆幅S为83

26、 mV（UBS=0 V）、67 mV（UBS=3 V）及63 mV（UBS=10 V）。,Subthreshold swings,显然，影响S的因素很多，二氧化硅的厚度，栅电容和衬底的杂质浓度等。,4.3.4 击穿区特性及击穿电压,两种不同的击穿机理解释：1、漏区与衬底之间PN结的雪崩击穿；2、漏和源之间的穿通。,击穿原因:,漏-源击穿电压,1、漏-源击穿机理,（1）栅调制击穿主要发生在长沟道管MOS管中，有以下 几个特点,对实际器件测量，发现有以下特点：源-漏PN结的结深为l.37 m的管，一般 BUDS=2540 V，低于不带栅电极的孤立漏PN结的雪崩击穿电压。器件去除栅金属后，BUDS可

27、上升到70 V。衬底电阻率高于10 cm时，BUDS与衬底掺杂浓度无关，而 是决定于漏-源结深、栅氧化层厚度及UGS。栅调制击穿最重要的特征是 BUDS受UGS控制，当 UGSUT，器件导通时，BUDS随UGS增大而上升，而在截止区UGSUT，UGS愈往正的方向变 化，BUDS愈降低。,衬底掺杂浓度不过高，转角区(冶金结与Si-SiO2界面交点处)的电场比体内强得多，即可达到雪崩击穿临界场强而击穿；,平面工艺制造的P N+结,P,（2）沟道雪崩倍增击穿,分析表明：从沟道进入夹断区的载流子大部分在距表面0.20.4 m的次表面流动，漏-衬PN结的冶金结附近电场最高，达到和超过雪崩击穿临界电场强度

28、时，击穿就发生了。,特点：对于NMOS场效应晶体管的漏源击穿特性，在UGSUT 的导通区，BUDS随UGS增加而下降，并且呈现软击穿，不同与栅调制击穿。在UGSU T的截止区，随UGS 增加BUDS下降，并且呈现硬击穿，与栅调制击穿相同。,（3）“NPN管”击穿衬底电阻率高的短沟道NMOS管,发射区,基区,集电区,寄生NPN管的共发射极击穿:原因是沟道夹断区强场下的载流子倍增和转角区载流子倍增，衬底电流产生的压降经衬底极加到源极上；假定UBS=0，这一压降使源PN结正偏(发射结正偏)，漏PN结(集电结)出现载流子倍增，进入“倍增-放大”的往复循环过程，导致电压下降（热击穿），电流上升。,发射结

29、,集电结,主要特征：呈现 负阻特性,导通状态下UGS愈高，则漏-源击穿电压BUDS愈低;该情况只发生在，高电阻率的短沟道的NMOS场效应管,（4）漏-源穿通机构及漏-源穿通电压 BUDSP 输出端,沟道表面漏结耗尽区的宽度,漏极电压UDS增大时，漏结耗尽区扩展，使沟道有效长度缩短；当Xdm扩展到等于沟道长度L时，漏结耗尽区扩展到源极，便发生漏-源之间的直接穿通。,穿通电压,当MOS管的沟道很短时，漏-源穿通电压才可能起主要作用。当UGS UT=0时，,简化,NB为衬底掺杂浓度。穿通电压与沟道长度L的平方成正比。,沟道长度越长，穿通电压越高，即：不易穿通。,2、最大栅-源耐压BUGS（输入端）破

30、坏性击穿,是由栅极下面SiO2层的击穿电压决定的；,SiO2发生击穿的临界电场强度：EOX（max）=8106 Vcm，,厚度为tOX 的SiO2层的击穿电压,如，tOX=1500，则BUGS=120 V。,实际栅-源之间的击穿电压，比计算的值低。,4.4 MOS电容及瞬态电路模型(简述),电容包括：MOS电容；极间电容；CGS、CGD、CGB、CBD、CBS 等,瞬态电路模型：由MOS电容、MOS场效应晶体管沟道电流源和MOS场效应晶体管寄生二极管构建的瞬态电路模型。是SPICE模型中最基本的模型，也是电路分析模拟、开关特性的研究中最基本模型。,4.4.1 理想MOS结构的电容电压特性,1、

31、MOS结构的电容构成,假设理想MOS结构没有金属和半导体之间的功函数差，氧化层是良好的绝缘体，几乎没有空间电荷存在，Si-SiO2界面没有界面陷阱，外加栅压UG 一部分降落在氧化层（UOX）上，另一部分降落在硅表面层（US），所以UG=UOX+US。,电容等效电路,结构电容,氧化层电容,表面空间电荷层电容,其中单位面积电容,Xdm 表面空间电荷层厚度,2、低频信号不同工作条件下的电容变化规律,（1）多子表面堆积状态图中的AB段,栅压为负值时，多子(空穴)表面堆积，表面电容,CA取代CS可得多子表面堆积状态下的“归一化”电容,负栅压UG比较大时，US是比较大的负值，分母第二项趋于零。C/COX=

32、1，即C=COX，电容是不随栅偏压变化的，总电容就等于SiO2层的电容。,Accumulation,（2）平带状态图中BC段，C点,栅偏压的绝对值逐渐减小时，US也变得很小，空穴的堆积减弱，使得C/COX随表面势|Us|的减小而变小；,当UGS=0时，曲线C点平带点,平带电容,平带状态的归一化电容,C点的位置与衬底的掺杂浓NA及SiO2的厚度有密切的关系。,（3）表面耗尽状态图中CD段,栅极上加正偏，但未出现反型状态，表面空间电荷区仅处于耗尽状态，,耗尽层电容,表面刚耗尽时耗尽层归一化电容,电容随栅压的平方根增加而下降，耗尽状态时，表面空间电荷层厚度Xdm随偏压UG增大而增厚，CD则越小，C/

33、COX也就越小；,Depletion,（4）表面反型状态图DE段,栅极加正偏增大，表面出现强反型层，表面空间电荷区的耗尽层宽度维持在最大值Xdm，,表面空间电荷层的电容,表面出现强反型层归一化电容,当US正值且较大时，大量的电子堆积到表面，C/COX=1,图中EF段C=COX,Inversion,1、交流瞬态模型结构,4.4.2 瞬态电路模型（SPICE模型）的建立,MOS场效应晶体管中的电荷存储效应，对MOS场效应晶体管及MOS电路的交流以及瞬态特性有决定性作用。,覆盖电容：栅区和源、漏区相应覆盖区域之间的电容,2、交流瞬态模型参数,（1）寄生电流参数,沟道电流IDS已确定，两个寄生PN结二

34、极管电流,UBS、UBD为衬-源和衬-漏寄生PN结二极管的电压,（2）寄生势垒电容,AS和AD分别为源和漏结的底面积，CJ为源或漏对衬底结单位面积的零偏置电容，PS和PD分别为源结和漏结的周长，CJSW为源或漏侧面单位周长的零偏置电容，mJ为源或漏底面积结的梯度系数，mJSW为源或漏侧面结的梯度系数，UBJ为衬底结的自建势。,（3）电荷存储产生的栅沟电容参数,栅-衬覆盖电容,栅-源覆盖电容,栅-漏覆盖电容,L、W为沟道长度和宽度；CGS0和CGD0分别为单位沟道宽度上的栅-源和栅-漏的覆盖电容，CGB0为单位沟道长度上的栅-衬底覆盖电容;,3、极间电容随工作条件发生的变化,（1）在截止区,沟道

35、尚未形成，栅-沟道电容CGC等于栅对衬底的电容CGB,UGS的增加，表面开始反型，CGB随着UGS的增大而减小,多子表面堆积状态,平带状态,（2）在线性区,沟道已经形成，,CGC=CGS+CGD,在UDS=0时，UGD=UGS，,（3）在饱和区,沟道中载流子电荷不随漏极电压改变而改变，CGD等于零，,临界饱和时，沟道开始夹断，UDS=UGS UT，,4.5 交流小信号参数和频率特性,小信号(Small signal)特性在一定工作点上，输出端电流IDS的微小变化与输入端电压UGS的微小变化之间有定量关系，是一种线性变化关系；,小信号参数不随信号电流和信号电压变化的常数；,假定：在任意给定时刻，

36、端电流瞬时值与端电压瞬时值间的函数关系与直流电流、电压间的函数关系相同。,4.5.1 交流小信号参数,1跨导 gm,反映外加栅极电压(Input)变化量控制漏-源电流(Output)变化量的能力,转移特性变化率,输出电流/输入电压,gm=tg,在UDS一定的条件下，栅电压每变化1V所引起的漏-源电流的变化。,跨导标志MOS场效应晶体管的电压放大本领与电压增益 KV 的关系,跨导越大，电压增益也越大，跨导的大小与各种工作状态有关。跨导越大，管子越好。,输出电阻,输出电压/输入电压,（1）线性区跨导gml,在线性工作区，当UDS UDsat时，,gml=UDS,测量结果表明，当UGS增大时gml下

37、降。,gml 随UDS 的增加而略有增大，,（2）饱和区跨导gms,在饱和工作区，当UDS UDsat时，,基本上与UDS无关。,提高gml 和gms 的方法：,增大管子的沟道宽长比W/L，减薄氧化层厚度等，提高载流子迁移率，适当增大栅极工作电压UGS,增益因子,（3）衬底跨导gmb,源与衬间加上反偏UBS，会影响流过沟道的漏-源电流，,将UDS换成UDsat，即饱和区衬底跨导；,UDS愈高和|UBS|愈低时，gmb数值愈大。,为获得高衬底跨导，需要选用高表面迁移率材料，设计大沟道宽长比和使用高掺杂衬底材料。,输出电流/源衬电压,2漏-源输出电导 gd,（1）线性工作区,当UDS较小时，,饱和

38、工作区的跨导,在UGS不太大时，gdl与UGS成线性关系。,输出电阻1/gdl 随UGS 的增大而减小。,当漏-源电流较大时，gdl 与UGS的线性关系不再维持，是因为电子的迁移率随UGS的增加而减小。,随着UDS 的增大，,输出电流/输出电压,（2）饱和区,在理想情况下，IDS与UDS无关。饱和工作区的gds应为零，即输出电阻为无穷大。曲线平坦,实际管，饱和区输出特性曲线总有一定的倾斜，使输出电导不等于零，即输出电阻不为无穷大，有两个原因。,沟道长度调制效应,当UDS UDsat时，,沟道有效长度缩短,当（UGS UT）增大时，gm也增大。当UDS增加时，gds也增大，使输出电阻下降。,漏极

39、对沟道的静电反馈作用,当UDS增大时，漏端N+区内束缚的正电荷增加，漏端耗尽区中的电场强度增大。,漏区的一些电力线会终止在沟道中，这样，N型沟道区中电子浓度必须增大，从而沟道的电导增大；,若管的沟道长度较小，即漏-源之间的间隔较小，导电沟道的较大部分就会受到漏极电场的影响；,如果衬底材料的电阻率较低，漏-衬底以及沟道-衬底之间耗尽区较窄，静电反馈的影响就较小。,这种效应是指衬底低掺杂，沟道短的情况下，漏衬PN结耗尽区宽度以及表面耗尽区宽度与沟道长度可比拟时，漏区和沟道之间将出现静电耦合，漏区发出的场强线中的一部分通过耗尽区中止于沟道，致使反型层内电子数量增加的现象;,3串联电阻对 gm 和 g

40、d的影响,（1）对跨导的影响,外接串联电阻RS 源区的体电阻、欧姆接触及电极引线等附加电阻；,RS影响后的跨导,跨导将减小,RS 起负反馈作用，可以稳定跨导。,如果 RS gm 很大，,深反馈情况，跨导与器件参数无关。,源区,（2）对输出电导的影响,RD,在线性工作区受RS及RD影响的有效输出电导,串联电阻RD和RS会使跨导和输出电导变小，应尽量减少漏极和栅极串联电阻。,4.5.2 MOS管频率特性,宽带简化电路模型,输源电容,栅漏电容,输出电容,Cin是栅-漏电容CGD与栅-源电容CGS的并联,CO是漏-源电容CDS与衬-漏PN结势垒电容CBD的并联,CGS,输入电容,1截止频率fT,理想情

41、况忽略栅-漏电容CGD以及漏极输出电阻rD，Cin CGS,截止频率T 流过CGS上的交流电流上升到正好等于电压控制电流源（gmUGS）电流时（电压放大倍数等于1）的频率,T=2 fT,在饱和工作区时,与沟道长度L的平方成反比，沟道短的管 fT 会更高。,长沟MOS管，沟道刚夹断时,沟道区的横向电场,载流子渡过沟道区L所需要的时间为渡越时间，,，,如果,减小沟道长度L是提高截止频率的重要手段。,2最高工作频率 fM,fM 功率增益等于1时的频率；,栅-沟道电容CGC,当栅-源之间输入交流信号之后，从栅极增加流进沟道的载流子分成两部分，其中一部分对栅-沟道电容CGC充电，另一部分径直通过沟道流进

42、漏极，形成漏-源输出电流。,当信号频率 增加，流过CGC的信号电流增加，从源流入沟道的载流子用于增加栅沟道电容充电的部分，直至 增大到足够大，使全部沟道电流用于充电，则漏极输出信号为0，即流入电容CGC的电流等于输入信号引起的沟道电流时的频率 是管的最高工作频率 M。,管跨导愈大，最高工作频率愈高；栅极-沟道电容CGC愈小，最高工作频率也愈高;,管的高频优值 gm/CGC 衡量管的高频特性，比值愈高，高频特性愈好。,提高fM，从结构方面应当使沟道长度缩短到最低限度，也必须尽可能增大电子在沟道表面的有效迁移率n。硅材料电子迁移率n比空穴迁移率p大。,n,M=2 fM,4.6 MOS管的开关特性(

43、Switching feature),开关状态管主要工作在两个状态，导通态和截止态；,两种开关特性本征与非本征开关延迟特性；,本征延迟：载流子通过沟道的传输所引起的大信号延迟；,非本征延迟：被驱动的负载电容充-放电以及管之间的RC延迟；,MOS管用来构成数字集成电路，如 构成触发器、存储器、移位寄存器等等。构成的集成电路功耗小、集成度高。,4.6.1 MOS管瞬态开关过程,开关等效电路,开和关状态转换即在截止区和可变电阻区间来回切换，且受UGS控制,（1）开通过程,延迟时间,上升时间,延迟过程输入栅压UGS增加，信号UG(t)向栅电容CGS和CGD充电，随着栅压增加，经过一定的延迟，栅电容CG

44、S上的栅压达到阈值电压UT 时，输出电流开始出现；,上升过程UGS超过UT 时，进入线性工作区，UG(t)使反型沟道厚度增厚，电流开始迅速增大；在上升时间tr结束时，电流达到最大值，栅压达到UGS2；,延迟,UT,理想开波形,UGS2,为什么输入方波，而实际如此变化？,（2）关断过程,储存时间,下降时间,储存过程去掉栅压，栅电容CGS放电，栅压UGS下降，当UGS下降到上升时间结束时的栅压UGS2时，电流才开始下降；也是管退出饱和的时间；,下降过程储存时间结束后，UGS继续放电，栅压UGS从UGS2进一步下降，反型沟道厚度变薄，电流快速下降，当UGS小于UT 后，管截止，关断过程结束；,延迟,

45、理想关波形,UT,UGS2,非本征开关时间,电流脉冲发生器的内阻,开通和关断时间近似相等,ton=toff,非本征开关时间受负载电阻RL、负载电容CL、栅峰值电压UGG以及电容和电阻的影响，减小栅电容及电阻值是很重要的。,4.6.2 MOS管瞬态开关时间计算,本征延迟开关过程,定义：本征延迟过程的时间是栅极加上阶跃电压，使沟道导通，漏极电流上升到与导通栅压对应的稳态值所需要的时间。载流子渡越沟道长度，该过程与传输的电流的大小和电荷的多少有关，与载流子漂移速度有关，漂移速度越快，本征延迟的过程越短。,在线性区，UDS 0 时，本征开通延迟时间,饱和区本征开通延迟时间,减小沟道长度是减小开关时间的

46、主要方法；,沟道不太长，本征开通延迟时间较短。如L=5m，n=60cm2/（Vs）的NMOS管，UDS=UGS UT=5V时，tch只有111ps。一般说来，若沟道长度小于5m，则开关速度主要由负载延迟决定。对于长沟管，本征延迟与负载延迟可相比拟，甚至超过。,4.7 MOS管的二级效应理想结果的修正,二级效应非线性、非一维、非平衡等因素对I-V特性产生的影响，它们包括：非常数表面迁移率效应、体电荷效应、短沟道效应、窄沟道效应等。,4.7.1 非常数表面迁移率效应,实际情况，MOS管表面载流子的迁移率与表面的粗糙度、界面的陷阱密度、杂质浓度、表面电场等因素有关。,电子表面迁移率的范围为55095

47、0 cm2/（Vs），空穴表面迁移率的范围为150250 cm2/（Vs），电子与空穴迁移率的比值为24。,在低栅极电压情况下测得，即UGS仅大于阈值电压12V。,当栅极电压较高时，发现载流子迁移率下降，这是因为UGS 较大时，垂直于表面的纵向电场也较大，载流子在沿沟道作漂移运动时与Si-SiO2界面发生更多的碰撞，使迁移率下降。,经验数据表明，在低电场时是常数，电场达到0.51105 V/cm时，迁移率开始下降。,然而,迁移率下降的结果表明：饱和工作区，漏-源电流随UGS的增加不按平方规律；线性工作区，对于UGS较大的情况下曲线汇聚在一起；,已知：,原因：,迁移率随纵向电场的增大而降低的规律

48、,在线性工作区,非常数表面迁移率效应使迁移率下降，使电流-电压特性变差。,4.7.2 体电荷效应,在MOS场效应管的电流-电压关系计算的时候，理想的条件下沟道下面的厚度近似不变，电荷密度QBm(x)基本上和位置无关。,当UDS增加，尤其是当UDS接近于UDsat 时，沟道下面的耗尽层厚度明显不为常数，这时必须考虑体电荷变化的影响。,表面开始强反型的表面势,表面耗尽层内单位面积上电离受主的电荷密度,沟道方向有电压降,表面强反型条件,反型区电荷,简单模型估算的电流偏高20%50%，而且UDSat也偏大。,通常在电流小于最大值的20%时，两种模型的结果基本相符,衬底掺杂浓度降低后，体电荷影响减弱,根

49、据课本241页式子4-52的推理,没有考虑体电荷的变化,4.7.3 短沟道效应 L 的影响,如果沟道长度缩短，源结与漏结耗尽层的厚度可与沟道长度比拟时，沟道区的电势分布将不仅与由栅电压及衬底偏置电压决定的纵向电场EX有关，而且与由漏极电压控制的横向电场EY也有关。,短沟道效应在沟道区出现二维电势分布以及高电场，会导致阈值电压随L的缩短而下降，亚阈值特性的降级以及由于穿通效应而使电流饱和失效；,此时，缓变沟道的近似不成立，二维电场分布导致阈值电压随沟道的长度变化。,沟道长度缩短，沟道横向电场增大时，沟道区载流子的迁移率变化与电场有关，最后使载流子速度达到饱和。当电场进一步增大时，靠近漏端处发生载

50、流子倍增，从而导致衬底电流及产生寄生双极型晶体管效应，强电场也促使热载流子注入氧化层，导致氧化层内增加负电荷及引起阈值电压移动、跨导下降等,1、短沟道MOS管的亚阈值特性,实践发现：当沟道缩小时，由于漏沟静电反馈效应，阈值电压UT 显著减小。,标准N沟MOS制作工艺：衬底为（100）晶面的P型硅片，栅氧化层取一定的厚度，用X射线光刻的方法得到长度从110 m的多晶硅栅，它们的宽度均为70 m，漏和源区由砷离子注入及随后的退火工艺形成。根据注入能量及退火条件，可得到从0.251.56 m的不同结深，接触金属采用铝制作。,显然：1、亚阈值电流与漏极电压UD无关，2、图中表现为实线（UD=1.0V）