《MOS管特性和CMOS版图基础.ppt》由会员分享，可在线阅读，更多相关《MOS管特性和CMOS版图基础.ppt（72页珍藏版）》请在三一办公上搜索。
1、第一、二讲 MOS管特性与CMOS版图,一、CMOS工艺简介；二、MOS管特性；三、Layout设计；四、估算寄生参数；五、SPICE中 MOS器件参数设置,参考书：1 Jan M.RabaeyAnantha ChandrakasanBorivoje Nikolic，Digital Integrated Circuits A Design Perspective2 中译本：数字集成电路：电路、系统与设计（第二版）周润德译，电子工业出版社出版,一、CMOS Manufacturing Process,Technology(Process)三类工艺：双极型 bipolar(三极管，二极管，电阻)N
2、MOS CMOS（NMOS，PMOS）：目前主流工艺,1、Fabrication services,芯片制造代工厂（Foundry）,1）TSMC 台积电（台湾）可获工艺：0.5um,0.35um,0.25um,0.18um,0.13um,0.09um 0.065um,0.045um 2）CSM 或称 Chartered 新加坡特许（新加坡）可获工艺：0.35um,0.25um,0.18um,0.13um,0.09um,0.065um,0.045um 3）SMIC 中芯国际（上海）可获工艺：0.35um,0.25um,0.18um,0.13um,0.09um4）HJTC或称 HJ 和舰科技(苏
3、州)可获工艺：0.35um,0.25um,0.18um5）CSMC 华润上华（无锡）可获工艺：3.0至0.5微米6）GSMC 宏力(上海)可获工艺：0.25um,0.18um,0.15um7）HHNEC 华虹(上海)可获工艺：0.35um,0.25um,0.18um8）SinoMOS 中纬(宁波)可获工艺：0.8um/1um,多项目晶圆服务,多项目晶圆（多目标芯片）Multi Project Wafer-MPW多个使用相同工艺的设计，放在同一晶圆片上流片。每个设计可以得到数十片芯片样品。制造费用按照芯片面积分摊，成本仅为单独进行制造的5%-10%。,Educational services（M
4、PW服务机构）,美国：MOSIS(MOS Implementation Support Project)http:/台湾：CIC(Chip Implementation Center)http:/www.cic.org.tw/cic_v13/main.jsp欧盟：Europractice http:/http:/中国科学院EDA中心 http:/,2、Overview,MOS 管结构图:3D Perspective,D,S,G,G,D,S,D,S,G,substrate,n+,n+,p+,substrate,metal1,poly,SiO2,metal2,metal3,metal1,insul
5、ator.,多晶硅,（衬底）,Cross section,CMOS有三类工艺：,P-Well CMOS Process(也基本不用),N-Well CMOS Process,Dual-Well CMOS Process,Well-阱,N-Well CMOS Process,Dual-Well CMOS Process,3、几种工艺方法 1）oxidation（氧化）,SiO2,SiO2 是绝缘体。它的作用是什么？,SiO2 是绝缘体。它的作用是什么？,2）Cut（光刻）,(a)Photoresis(光刻胶),Photoresist,SiO2,3）doping（掺杂）,五阶元素,SIO2起到掩蔽
6、作用,N-type,扩散 diffusion离子注入 ionize（现在工艺）,4）连线,连线：多晶硅 金属,4、Process steps(for 双阱工艺）,First place tubs to provide properly-doped substrate for n-type,p-type transistors:,p-tub,n-tub,substrate,P-well（P阱）,Process steps 1:衬底上做阱,Process steps 2:做poly,Pattern polysilicon before diffusion regions:,p-tub,n-tub,
7、poly,poly,gate oxide,Process steps 3：扩散有源区,Add diffusions,performing self-masking:,p-tub,n-tub,poly,poly,n+,n+,p+,p+,Process steps 4：金属化与通孔,Start adding metal layers:,p-tub,n-tub,poly,poly,n+,n+,p+,p+,metal 1,metal 1,vias,二、MOS管特性,阈值电压（threshold voltage:Vt）,Vgs Vt:产生反型层Vgs Vt:没有反型层,id,id 正比于 W/L,Dra
8、in current characteristics 电流特性,Cut-off(截止区),可变电阻区（线性区）,饱和区（放大区）,(1)Linear region 线性区(VGS VTN，VDS VGS-VTN),MOS管方程（NMOS 为例）,Cut-off(截止区),(2)Saturation region饱和区（放大区）(VGS VTN，VDS VGS VTN),process transconductance工艺跨导,device transconductance器件跨导,Channel-length modulation沟道长度调制系数,carrier mobility 电子迁移率,
9、COX-gate capacitance per unit area,Vtn=0.6V,Vtp=-0.6V,Threshold voltage（以饱和区方程为例）：,NMOS,PMOS,Threshold voltage for VSB=0,Body-effect coefficient,Fermi potential(typical 为-0.3V)费米电势,Bulk 调制效应，总是使有效阈值电压的绝对值增大,一个例子:NMOS管的VTN0=0.68V,当VSB=-5V时，Vt=0.16V.有效阈值电压Vt=Vt0+Vt=0.84V,线性区,两端均开启,截止区,两端均不开启,饱和区,一端开启；
10、另一端不开启,（S端开启；D端不开启）,MOS的工作区域（如何知道线性区、饱和区，截止区）：,源端开启,Vgs Vtn,漏端开启,Vgd Vtn,源端开启,Vgs-Vtp,漏端开启,Vgd-Vtp,Vtn=0.6V,Vtp=-0.6V,三、Layout Design Rules,1、Layout 基本概念,Masks are tooling for manufacturing 版图用于做IC.Manufacturing processes have inherent limitations in accuracy 制造工艺有精度限制.Design rules specify geometry
11、of masks which will provide reasonable yields.版图设计规则规定了版图的几何形状、大小等，以获得合理的成品率.Design rules are determined by experience.版图设计规则由实验决定,Why we need design rules,常用的二种设计规则：,SCMOS 是MOSIS制定的按比例缩小设计规则：基本采用按比例缩小设计规则，再加上一些限制。1）Designed to scale across a wide range of technologies.适用于宽广的工艺节点 2）Designed to suppo
12、rt multiple vendors.适用于各种制造商 3）Designed for educational use.用于教学目的（为了方便）4）Therefore,fairly conservative 因此，与理想的按比例缩小设计规则相比，相当保守,制造厂的微米design rules：所有版图规定了最小尺寸（用微米）,SCMOS design rules,2、CMOS Process Layers 工艺层定义,有源区(扩散层),接触孔,通孔,从复杂版图找Transistor的方法,n-type,多晶硅与扩散区的交界处,Poly（红）,扩散区:绿:：N+黄：P+,Poly（红）,扩散区:
13、黄：P+（PMOS）,扩散区:绿:：N+（NMOS）,从复杂版图找Transistor的方法,Metel(上方常是电源）,Metel(下方常是电源）,a,out,VDD,VSS,Metel(上方常是电源）,Metel(下方常是电源）,PMOS通常与电源相连(在上方）,NMOS通常与地相连(在上方）,找L与W的方法,w,L,沟道长度,沟道宽度,电流方向,W=扩散区宽度,场氧与栅氧,p-tub,n-tub,poly,poly,n+,n+,p+,p+,metal 1,metal 1,栅氧：薄，会产生反型层,场氧：厚，不会产生反型层,3、Design Rules,按比例缩小设计规则,（Scalable
14、 Design rules）：工艺参数与版图尺寸按比例缩小,用表示设计尺寸：.25u 工艺：=0.12u.18u 工艺：=0.09u.13u 工艺：=0.06u,1）Intra-Layer Design Rules 层内设计规则,单位：,重要,最小宽度 最小间距,Polysilicon 2 2,metal1 3 3,有源区（扩散区，N+，P+）3 3,Contact or Via Hole 2 2,2）Inter-Layer Design Rules 层间设计规则,单位：,Transistors,重要,2,3,1,3,2,5,单位：,W 3,最小尺寸,L 2,Poly伸出有源区 2,扩散层伸出
15、poly 3,Poly与有源区间距 1,扩散层与阱边缘间距 5,Contact hole and Via hole(接触孔和通孔),可获得的Contact hole and Via hole metal1/diff 接触孔 metal1/poly 接触孔 metal1/metal2 通孔 metal2/metal3 通孔,通孔尺寸,overlap(复盖):1,diff接触孔与poly间距：2,minimum spacing(间距):2,Cut(通孔):2 x 2,Tub tie（阱接触）,尺寸 cut:2 x 2 overlap:1 minimum spacing:2 阱接触与diff接触孔间
16、距：2,P.81-82,CMOS Layout,Layout Editor,Design Rule Checker,poly_not_fet to all_diff minimum spacing=0.14 um.,NAND layout,+,b,a,out,b,a,out,4、其它单元电路版图简介,NOR layout,b,a,out,a,b,out,四、估算寄生参数,RL=?CL=?,1）RL 引线电阻2)CL=引线电容+本级输出电容+下一级输入电容,复盖,1、Wire resistance,多晶硅金属N+，P+,Wire resistance 计算,Resistance of any s
17、ize square is constant 任何尺寸的方块，电阻相同,Sheet Resistance 方块电阻,源/漏Parasitic Resistances,通孔电阻,源/漏扩散层方块电阻,源/漏扩散层方块数（spice参数，RSH）,寄生电阻估算,Poly resistivity Rpoly 4/口 多晶硅方块电阻,Sheet Resistance的典型数值,Metal:电阻最小多晶硅、N+、P+：电阻大（约50倍）,各类线电阻比较,2、Poly/metal wire capacitance,1）Poly/metal线-衬底电容 Two components（两部分）:paralle
18、l plate（平板电容）Fringe（边缘电容）.,Metal/ploy,（1）parallel plate（平板电容）,单位面积平板电容,平板面积,（2）Fringe（边缘电容）,2）wire coupling capacitances 线间耦合电容,Can couple to adjacent wires on above/below layers 不同层之间耦合电容,单位面积m1与m2耦合电容,m1与m2复盖面积,Can couple to adjacent wires on same layer 同一层之间耦合电容,3、Diffusion capacitance formed by
19、p-n junctions（P-N结扩散电容）,bottomwallCapacitance底部电容,P-N结扩散电容计算公式,CJSW=CJSW0(1+Vr/Vbi)msw CJSW0 zero-bias sidewall capacitance(零偏压侧壁电容)（SPICE参数）msw sidewall grading coefficient(侧壁电容梯度系数)（SPICE参数）若突变结（abrupt junction）,msw=-Vr voltage across the junction(P-N 结反偏电压)Vbi built-in voltage（P-N 结内建电势）Vbi=(k*T/
20、q)ln(NAND/ni2),1）Sidewall capacitances 侧壁电容,CJ=CJ0(1+Vr/Vbi)m CJ0 zero-bias bottomwall capacitance(零偏压底部电容)（SPICE）m bottomwall grading coefficient(底部电容梯度系数)（SPICE）若突变结（abrupt junction）,m=-Vr voltage across the junction(P-N 结反偏电压)Vbi built-in voltage（P-N 结内建电势）Vbi=(k*T/q)ln(NAND/ni2),2）bottomwall cap
21、acitance 底部电容,poly N+P+M1 M2 Sheet Resistance：3.2 3.7 2.9 0.09 0.09CAPACITANCE:99 1762 1862 32 13 aF/um2,.u工艺,各类线电容比较,Metal:电容最小多晶硅：电容也较小N+、P+：电容大（十倍以上）,各类线电容、电阻比较,线 电容 电阻 线性能 用途Metal 最小 最小 好 各类线 多晶硅 较小 大（约50倍）中 局部连线N+、P+大（约十倍）大（约50倍）差 MOS管内部线,（重要）,4 transistor parasitics 晶体管寄生参数,Gate to substrate 栅
22、-衬底电容 CGBgate to source/drain overlap capacitances 栅源/漏电复盖电容 CGS CGDSource/drain diffusion capacitance源/漏扩散电容 CSB CDB,复盖,Basic transistor parasitics,1）Gate capacitance 栅电容 CG=Cox WL,Cox is gate capacitor per unit area(单位面积栅电容),Cox=ox/xox,ox=3.46 x 10-13 F/cm2,Permittivity（介电常数）of silicon,Xox is oxid
23、e thichness(栅氧厚度)(SPICE中用tox表示Xox)p.66,CGB=CG,2）Source/drain overlap capacitances Cgs,Cgd.Determined by source/gate and drain/gate overlaps.Independent of transistor L.Cgs=Col W,Col 每单位宽度复盖电容,CGBOCGSOCGDO,SPICE 参数 P.66,3）Source/drain diffusion capacitance.源/漏扩散电容 CSB CDB,五、MOS器件SPICE参数设置,在SPICE仿真中：,线电阻：可不计,金属、多晶硅线电容：应估算，写入网表中,MOS管电容：不应写入网表中，但要按版图给出相应的参数,在手工理论分析中：上述所有寄生电容均应计入,1、W=3 L=2,AD=AS=19,PD=PS=15,2、W=n(W=3)L=2,AD=AS=5n,PD=PS=(10+n),作业：0.13u最小尺寸1）标出各部分名称，尺寸2)计算AD，AS，PD，PS3）估算输入电阻、电容4）估算输出电阻、电容,
