《组成与体系结构实验二.ppt》由会员分享，可在线阅读，更多相关《组成与体系结构实验二.ppt（31页珍藏版）》请在三一办公上搜索。
1、计算机组成与体系结构课程设计,西安电子科技大学软件学院实验二：运算器组成实验 2012年2月,实验介绍,使用大规模 FPGA、EDA软件工具和 IEEE标准硬件描述语言构建的现代计算机组成原理实验系统取代传统的计算机组成原理实验已成为势在必行。利用 FPGA技术，在实验中能方便灵活地设计出简单完整的C P U模型机。基于查找表硬件结构的商用FPGA是当前进行快速系统原型设计最流行的ASIC手段。ALTERA的ACEX系列FPGA产品具有片上EAB，可以构成各种类型的存储器结构，利用在其内部的LPM可以实现微程序控制和管理复杂逻辑电路。,2,实验介绍,现代计算机组成原理实验系统的CPU核心部分由
2、FPGA设计实现，通过FPGA将CPU核心部件中的指令寄存器、程序计数器、地址寄存器、暂存寄存器、运算寄存器、缓冲寄存器、存储器、微地址寄存器、输入缓冲寄存器等大量的数据实时地在数码管和 LED灯显示出来。各类操作指示、数据动态流向显示，直观明了，一目了然，摆脱了与电脑联机的麻烦。该实验仪采用FPGA设计CPU内部结构，采用模块化设计，单元电路分开，模块间连接通过内部总线和总线选择多路开关连接相，不必进行硬件连线，从而大大提高了实验的成功率。传统的计算机组成原理实验台体积庞大，使用的芯片种类繁多，实验中需要花许多时间进行大量的连线，系统的可靠性低，由于芯片或连线出现的各种故障排查困难。,3,实
3、验介绍,计算机组成原理实验台采用模块化的系统结构，学生可通过一系列基本单元实验和模型计算机综合设计实验，对CPU的运算功能、控制功能、总线结构、指令系统的设计和微指令的实现，以及CPU内部是如何工作的，有直观、深刻的认识。学生在进行各个单元实验和综合实验时，既可以通过系统计算机进行综合设计，系统软件仿真、观察仿真波形，更重要的是可以在计算机组成原理实验平台上，将自己设计的CPU电路下载到FPGA中进行硬件仿真。观察CPU内部的各种信息：包括数据总线、地址寄存器、程序计数器、指令译码器、指令寄存器、控制信号、内部寄存器、数据寄存器、微指令存储器LPMROM中的数据等，可以实时、直观地显示在数码管
4、上，使学生实时观察每条指令及微指令的执行情况，从而对计算机的原理、结构，从部件到系统，直到计算机整机有一个形象的、生动的、本质的认识。,4,实验介绍,微处理器主要由两个主要部分控制器和运算器组成。控制器由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制 器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。控制器的主要功能有：（1）从内存中取出一条指令，并指出下一条指令在内存中的位置；（2）对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作；（3）指挥并控制CPU、内存和输入/输出设备之间数据流动的方向。运算器由算术逻辑单元（A L U）、累加寄存器
5、、数据缓冲寄存器和状态条件寄存器组成，它是数据加工处理部件。相对控制器而言，运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的。,5,实验介绍,通过利用计算机组成原理实验系统的学习，还能使学生在VHDL语言、EDA软件工具和 FPGA的应用方面获得大量实用的技术。推荐选择用EDA技术使用教程一书。,6,运算器组成实验(1),实验目的1掌握简单运算器的数据传输通路。2验证运算功能发生器的组合功能。3掌握算术逻辑运算加、减、与的工作原理。4熟悉简单运算的数据传送通路。5验证实验台运算的8位加、减、与、直通功能。6按给定数据，完成几种指定的算术和逻辑运算。7
6、.下载程序验证，验收时查看对M=L时F=A+B的结果。A与B的数字在两数码管中显示，F的值在发光二极管显 示，A的值可以先确定，键盘输入改变B的值，发光二 极管的状态也变化！,7,运算器组成实验(2),实验内容 1.实验原理 74181运算器数据手册 74181.pdf,8,运算器组成实验(3),2.实验参考步骤 a.建立存放的文件夹，如:D:alu b.建立工程文件，选器件选择(在family库中选cyclone II在packge点TQFP,在Speed grade中选8在Pin count选主芯片数144选EP2C5T144C8)c.打开QuartusII，选FileNewBlock D
7、iagram/schematic File OK单击鼠标右键，点Insert Symobl 在libraries库中选择需要的元件(74181).d.设计原理图连接关系,9,运算器组成实验(4),原理图关键：74181 的AEQB引脚为A与B输入的比较结果输出（高）CN4为进位输出，两片74181相连要低位的进位输出连接到高位片的进位输入(CN),10,运算器组成实验(5),运算器组成实验(6),二输入与门 and 2引脚名称输入时右击引脚，选属性，填入名称!输入用 input(引脚向量的使用)输出用 output引脚的引出线要够长(用ctrl+拖动 复制管脚)顺序：建立工程-原理图-编绎-仿
8、真-下载,12,注意：引脚命名规则！,运算器组成实验(7),13,74181的运算功能：,运算器组成实验(8),14,实验任务：完成下面仿真结果，验收到实验的过程和结果，不能直接运算！用书写纸把表格抄下来，实验报告时要附在“实验仿真与测试”一栏。,运算器组成实验(9),15,S=1010且M=H，F=B的仿真结果图,运算器组成实验(10),下载设置 由于程序中输入输出端口较多，在下载时设置如下：两数码管显示A与B，发光二极管显示F及CN4和EQ。其中A与B取低4位，高4位置为GND.A固定一个值，如为1100，B接4个开关（注意顺序）F接4位发光二极管（注意顺序），CN4，EQ也接上 S0S3
9、接拨码开关。M接低，CN接高（参考181 的工作逻辑）,16,运算器组成实验(11),下载原理图（部分引脚图),17,运算器组成实验(10),四 引脚分配图,18,运算器组成实验(11),下载及测试（注意只要勾上Program/Configure既可，其它的都不要勾),19,运算器组成实验(12),检查实验结果 按照前面设计的内容下载验证实验，只验证其中的一项既可，如F=A+B等。,20,移位运算实验(1),实验目的：验证移位控制的组合功能实验原理：用VHDL语言编写一个带进位位的移位寄存器,21,移位运算实验(2),实验步骤：（1）用文本编辑器输入移位运算器文件SHEFT.VHD来实现一个带
10、进位移位寄存器，移位寄存器功能表（表1-3），将编辑好文件进行编译和仿真。（2）将仿真正确的SHEFT.VHD封装成如图（图1-2）的形式，并进行编译、仿真、引脚锁定、下载到实验板，验证（表1-3）的功能。,22,移位运算实验(3),S1 S0 M CLK 功能0 0 任意任意 保持 0 1 0 循环左移 0 1 1 带进位循环左移1 0 0 循环右移 1 0 1 带进位循环右移1 1 任意 装数,23,3.移位运算器的功能表,移位运算实验(4),4.生成顶部封装图形,24,说明：SHEFT 具有移位功能D7.0数据输入口Q7.0数据输出口CLK 时钟输入 S1 S0 M工作模式C0 进位位输
11、入端CN 进位位输出端,移位运算实验(5),5.VHDL源代码 sheft.txt,25,移位运算实验(6),仿真测试（先装数，再移动),26,移位运算实验(7),下载验证，要求：QB接LED灯，clk接按纽，S1.。0接拨码开关 D7.。0初始化为0XF0，C0为0,27,移位运算实验(8),步骤 1.创建顶部视图，在选中sheft.vhd上选file-Create/Update-Create Symbol Files for Current File选项。2.file-new(Block Diagram/Schematic File)新建文件 3.增加SHEFT实体 4.设置输入与输出连接关系。5.设置当前文件为.bdf文件(右键entity名，选setting General 在top-level entity 中选择当前的实体即可)6.管脚分配 7.检查无误后下载验证。,28,移位运算实验(9),引脚分配图,29,移位运算实验(10),验证 1.先置数，按S1.0到11，按clk 2.观察变化，把M为0，S1.。0=10，按clk，带进位的循环左移,30,运算器组成实验,THE END!开始实验,31,
