《《数字逻辑实验》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《数字逻辑实验》PPT课件.ppt（35页珍藏版）》请在三一办公上搜索。
1、1,数字逻辑设计实验,詹瑾瑜 副教授,E-,数字逻辑课程责任教师A级主讲教师青年优秀主讲教师,2,数字逻辑设计实验概述,1、实验项目,实验一 基本门电路的功能和特性及组合逻辑电路实验；实验二 数值比较器和计数器实验,2、实验报告,（1）每人交两个实验报告，装订成一本；（2）按标准实验报告格式撰写实验报告；（3）签到计入实验成绩。,3,附：实验报告结构（包含的内容及顺序）,1、实验目的2、实验内容（只针对你所选的实验题目进行说明）3、实验设备和器材（实验中实际使用的仪器型号和编号以及元器件使用情况。）4、实验原理（重点突出与该次实验相关的知识点，除了有关理论知识的介绍，还包括实验对应的逻辑电路图
2、（或测试电路）、状态图，真值表以及文字说明等，对于设计实验，还应有整个设计过程和关键的设计技巧说明。）5、实验步骤6、实验记录（以时序图、测量结果统计表等形式配合文字对实验结果进行阐述）7、总结分析（一般应对重要的实验现象、结论加以讨论，以便进一步加深理解，此外，对实验中的异常现象，可作一些简要说明，实验中有何收获，可谈一些心得体会。）,4,3、实验操作规范,（1）先连线，再上电，先断电，再拆线；（2）电源和地要正确连接，切勿将两者接反了；（3）做完实验后，要将导线拆下并整齐放置于实验箱内。,5,实验一 基本门电路的功能和特性及其组合逻辑电路实验,1、实验目的,掌握常用集成门电路的逻辑功能与特
3、性；掌握各种门电路的逻辑符号；了解集成电路的外引线排列及其使用方法；学习组合逻辑电路的设计及测试方法；学习全加器或全减器的设计方法。,6,2、实验内容,（1）部分TTL门电路逻辑功能验证,测试其真值表及其简单组合电路的真值表。,（2）组合逻辑电路设计之全加器或全减器,用74LS86（异或）和74LS00（与非）搭出全加器或全减器电路，画出其电路图，并按照其真值表输入不同的逻辑电平信号，观察输出结果和进位/借位电平，记录下来。,7,3、实验设备,（1）数字逻辑试验箱,（2）导线若干,（3）集成器件,74LS00（与非）,74LS04（非）,74LS86（异或）,8,74LS00（与非）,9,74
4、LS04（非）,10,74LS86（与非）,11,4、实验步骤,（1）在实验箱上插入相应的逻辑门电路，并把输入端接实验箱的逻辑开关，输出端接发光二极管，接好电源正负极，即可进行逻辑门特性验证实验，将门的逻辑特性制成表格。,12,（2）用74LS00连接电路如下图所示，并把输入端接实验箱的逻辑开关，输出端接发光二极管，在MNXY各种输入组合下，观测输出F，并记录下来，写出F=f(M,N,X,Y)的逻辑表达式。,13,（3）用74LS86和74LS00搭出全加器或全减器电路，画出其电路图，并按照其真值表输入不同的逻辑电平信号，观察输出结果和进位/借位电平，记录下来。,14,5、实验原理,（1）组合
5、逻辑电路分析方法,15,A.逻辑抽象,B.逻辑赋值,定义逻辑状态的含义，即以“0”、“1”分别表示输入和输出的不同状态。,C.根据因果关系列出真值表,分析事件的因果关系，确定输入变量和输出变量。,E.画出逻辑电路图,D.化简或变换后，得到逻辑函数表达式,（2）组合逻辑电路设计方法,16,（3）全加器或全减器设计,全加器设计,1 1 1 1 1,0 0 0 0 0,0 0 1 1 0,0 1 0 1 0,0 1 1 0 1,1 0 1 0 1,0 0 1 0,1 1 0 0 1,17,18,19,20,全减器设计,0 0 0 0 0,0 0 1 1 1,0 1 0 1 1,0 1 1 0 1,1
6、 0 0 1 0,1 0 1 0 0,1 1 0 0 0,1 1 1 1 1,21,22,23,6、思考题（选做）,（1）用二输入与非门实现三输入与非门,（2）用二输入与非门实现四输入与非门,（3）设计一个二位二进制加法器,（4）设计一个可控的全加/全减器，控制端X=0时，当X=0时，实现全减器功能；当X=1时，实现全加器功能。,24,实验二 数值比较器和计数器实验,1、实验目的,强化组合逻辑电路的设计及测试方法；学习数值比较器的设计方法；学习时序逻辑电路的设计及测试方法；掌握集成二进制同步计数器74LS161的逻辑功能；掌握任意进制计数器的构成方法。,25,2、实验内容,（1）一位数值比较器
7、设计,用74LS86（异或）、74LS00（与非）和74LS04（非）搭出一位数值比较器电路，画出其逻辑电路图，并验证它的运算。,（2）时序逻辑电路设计之计数器,用74LS161和其他逻辑门器件搭建一个60进制计数器电路，并将结果输出到7段数码管显示出来，画出其逻辑电路图，并验证它的运算。,26,3、实验设备,（1）数字逻辑试验箱,（2）导线若干,（3）集成器件,74LS00（与非）,74LS04（非）,74LS86（异或）,74LS161（4位二进制同步计数器）,27,4、实验原理,（1）一位数值比较器设计,0 0 0 1 0,0 1 0 0 1,1 0 1 0 0,1 1 0 1 0,从真
8、值表可得：,28,（2）60进制计数器设计,D0、D1、D2、D3：预置数输入端；,CP：计数脉冲输入端(上升沿有效)；,CTP、CTT：计数器工作状态控制端；,CO：进位信号输出端；,Q0Q3：计数器状态输出端。,29,功能表：,0 d d d d d d d d 0 0 0 0,1 1 0 d d d d d d,1 1 d 0 d d d d d,30,例1：用74LS161利用预置数法构成模12加法计数器。,集成计数器74LS161的应用,1、构成任意进制计数器,(1)预置数法,31,32,例2：用74LS161利用归零法构成10进制加法计数器。,(2)归零法,33,34,2、集成计数器的级联,例3：用74LS161构成256进制加法计数器。,1,1,1,CP,(1),(2),35,5、思考题（选做）,（1）设计一个两位二进制数值比较器,（2）设计其他进制计数器,（3）设计带暂停功能的计数器,
