《《电子电工》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《电子电工》PPT课件.ppt（50页珍藏版）》请在三一办公上搜索。
1、第十二章逻辑门和常用组合逻辑电路,第一节 数字电路的基本单元-逻辑门,第三节 逻辑代数及其化简,第四节 组合逻辑,第二节 集成门电路,数字电路所研究的问题和模拟电路相比有以下几个主要不同点：,（4）数字电路的优点是：抗干扰能力强，易于 时多分工。,概述,（1）信号不同；,（2）输入与输出之间的关系不同；,（3）在两种电路中，晶体管的工作状态不同；,一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图（a）中的正弦信号，处理模拟信号的电路叫做模拟电路。,电子电路中的信号分为两大类：,一类信号称为数字信号，它是指时间上和数值上的变化都是不连续的，如图（b）中的信号，处理数字信号的电
2、路称为数字电路。,脉冲信号及其参数,逻辑关系,以后没有特殊说明都是指正逻辑,在TTL电路中“1”=3.6V左,“0”=0.3V左右,A,B,C,Y,1.与逻辑关系：当决定事件的各个条件全部具备之 后，事件才会发生。,一、与运算和与门,第一节数字电路的基本单元-逻辑门,真值表是用列表的方法将逻辑电路输入变量不同组合状态下所对应的输出变量的取值一一对应列入一个表中，此表称为逻辑函数的真值表。是表示逻辑函数的一种方法。,3.与门电路的实现,二极管与门电路,设 uA=0，,uY=0.3V F=0,DB、DC截止,uY=0.3V,设二极管管压降为0.3伏,uB=uC=3V,则 DA导通,2.符号及表达式
3、,与门逻辑符号,逻辑式,uF=0.3V,A,B,C,DA,DB,DC,F,R,设 uA=uB=uC=0,DA、DB、DC都导通,F=0,uF=0.3V,uF=3.3V,设 uA=uB=uC=3V,uF=3.3V，F=1,DA、DB、DC都导通,A,B,C,DA,DB,DC,F,由以上分析可知：只有当A、B、C全为高电平时，输出端才为高电平。正好符合与门的逻辑关系。,F=ABC,R,A,B,C,Y,1.或逻辑关系：当决定事件的各个条件中有一个或一 个以上具备之后，事件就会发生。,二、或运算和或门,或门逻辑符号,或门逻辑式,2.符号及表达式,设 uA=3V，uB=uC=0V 则 DA导通，,uF=
4、30.3=2.7V DB、DC截止，F=1,DA,F,A,B,C,DB,DC,uF=2.7V,二极管或门电路,R,3.或门电路的实现,DA,F,A,B,C,DB,DC,设 uA=uB=uC=3V,DA、DB、DC都导通,uF=2.7V,uF=2.7V，F=1,R,uF=0.3V,设 uA=uB=uC=0V,DA、DB、DC都导通,uF=0.3V，F=0,DA,F,A,B,C,DB,DC,F=A+B+C,由以上分析可知：只有当A、B、C全为低电平时，输出端才为低电平。正好符合或门的逻辑关系。,R,F,1.非逻辑关系：决定事件的条件只有一个，当条件具备时，事件不会发生，条件不存在时，事件发生。,A
5、,R,三、非运算和非门,非门逻辑符号,非门逻辑式,2.符号及表达式,3.非门电路,设 uA=3V，V饱和导通,+12V,+3V,D,Rc,V,12V,RB,Rk,A,F,uF=0.3V,uF=0.3V，F=0，D截止,设 uA=0V，V截止，D导通,+12V,+3V,D,Rc,V,12V,RB,Rk,A,F,uF=3.3V,uF=3.3V，F=1,由以上分析可知：当A为低电平时，输出端为高电平。当A为高电平时，输出端为低电平。正好符合非门的逻辑关系。,1.与门和非门构成与非门,四、复 合 门 电 路,有低必高，全高才低,2.或门和非门构成或非门,有高必低，全低才高,A,B,例：两输入端的与门、
6、或门、与非门、或非门对应下列输入波形的输出波形分别如下：,与门,或门,与门：全1才1；或门：有1就1,与非门,或非门,与非门：有低必高，全高才低；或非门：有高必低，全低才高,+5V,ABC,V1,R1,R2,V2,V3,V4,V5,R3,R5,R4,F,T1等效电路,一、TTL与非门的基本原理,第二节、集成门电路,+5V,ABC,V1,R1,R2,V2,V3,V4,V5,R3,R5,R4,uo(F),设 uA=0.3V 则 VB1=0.3+0.7=1V,RL,uo=5 uBE3 uBE4 uR2（小）=5 0.7 0.7=3.6VF=1,拉电流,VB1=1V,uo=3.6V,V2、V5 截 止
7、,V3、V4导 通,+5V,ABC,V1,R1,R2,V2,V3,V4,V5,R3,R5,R4,uo(F),设 uA=uB=uC=3.6V，输入端全部是高电平，VB1升高，足以使V2,V5导通，uo=0.3V,F=0。且VB1=2.1V，V1发射结全部反偏。,VC2=VCE2+VBE5=0.3+0.7=1V，使V3导通，V4截止。,VB1=2.1V,VC2=1V,uo=0.3V,由以上分析可知：当输入端A、B、C均为高电平时，输出端Y为低电平。当输入端A、B、C中只要有一个为低电平，输出端就为高电平,正好符合与非门的逻辑关系。,+5V,AB,V1,R1,R2,V2,V3,V4,V5,R3,R5
8、,R4,F,VD,EN,VB1=0.7V,EN=0时，VB1=0.7V，V2、V5截止；,VB3=0.7V,二、三态输出门电路,二极管VD导通，使VB3=0.7VV3、V4截止，输出端开路（高阻状态）,第三节 逻辑代数的基本运算规则及定理,（1）基本运算规则,例：0 0=0 1=1 0 1 1=1 0+1=1+0=1+1 0+0=0 0=1 1=0,1.逻辑代数的基本定律,（2）基本定律,交换律：A+B=B+A A B=B A,结合律：A+(B+C)=(A+B)+C A(B C)=(A B)C,分配律：A(B+C)=A B+A C A+B C=(A+B)(A+C),吸收律：A+AB=A+B A
9、+AB=A A（A+B）=A AB+AC+BC=AB+AC,证明：,解：,=A+B,2.利用逻辑代数公式化简,（2）吸收法 A+AB=A（1+B）=A,=B(A+1)+CD,=B+CD,=BA+B+CD,组合逻辑电路：逻辑电路在某一时刻的输出状态仅 由该时刻电路的输入信号所决定。,第四节、组合逻辑,Z1=f(x1,x2xn-1,xn),Z2=f(x1,x2xn-1,xn),Zm=f(x1,x2xn-1,xn),.,已知组合逻辑电路图，确定它们的逻辑功能。,（1）根据逻辑图，写出逻辑函数表达式（2）对逻辑函数表达式化简（3）根据最简表达式列出真值表（4）由真值表确定逻辑电路的功能,一、组合逻辑电
10、路的分析,分析步骤：,逻辑代数式,逻辑图,例1:列下图逻辑电路的表达式和真值表,例2:分析下图逻辑电路的功能。,A,B,F,功能:当A、B取值相同时，输出为1,是同或电路。,例3:分析下图逻辑电路的功能。,功能:当A、B取值不同时，输出为1,是异或电路。,根据给定的逻辑要求，设计出逻辑电路图。,（1）根据逻辑要求，定义输入输出逻辑变 量，列出真值表（2）由真值表写出逻辑函数表达式（3）化简逻辑函数表达式（4）画出逻辑图,二、组合逻辑电路的设计,设计步骤：,三人表决电路,例1：设计三人表决电路,1,0,A,+5V,B,C,R,F,由真值表写出逻辑函数表达式以积和法为例,1、以输出为1列方程。各变
11、量之间为“与”的关系，变量为1取变量本身，变量为0取变量的反。,2、各个输出为1的状态之间，符合“或”的关系,F=AB+AC+BC,ABC,ABC,ABC,ABC,三人表决电路,1,0,A,+5V,B,C,R,F,两个二进制数相加时不考虑进位信号，称为“半加”，实现半加操作的电路叫做半加器。,C=AB,半加器逻辑图,半加器逻辑符号,例2.半加器,被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路叫做 全加器。,1.全加器,三、常用组合逻辑电路,=S Cn-1+An Bn,Cn=S Cn-1+An Bn,全加器,全加器逻辑符号,由半加器及或门组成的全加器,例：试构成一个三位二进制
12、数相加的电路,Ci S i,Ai Bi Ci-1,Ci S i,Ai Bi Ci-1,Ci S i,Ai Bi Ci-1,S0,S1,S2,C2,A2 B2,A1 B1,A0 B0,例：试用74LS248构成一个四位二进制数相加 的电路,S0,S1,S2,C3,A2 B2,A1 B1,2Ci 2S 1Ci 1S,2A 2B 2Ci-1 1A 1B 1Ci-1,74LS183,2Ci 2S 1Ci 1S,2A 2B 2Ci-1 1A 1B 1Ci-1,74LS183,S3,A0 B0,A3 B3,74LS183是加法器集成电路组件，含有两个独立的全加器。,教学目标：1.掌握与门、或门、非门、与非门和异或门等的逻辑功能，了解三态门的作用；2.掌握逻辑函数的表示方法，并能应用逻辑代数运算法则化简逻辑函数；3.能分析简单的组合逻辑电路；理解加法器的工作原理。作业：12-2;12-4；12-5（2、4）；12-6（1、3、5）；12-7（1、3）；12-8（b、d）；12-9,
