《【教学课件】第14章触发器和时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《【教学课件】第14章触发器和时序逻辑电路.ppt（119页珍藏版）》请在三一办公上搜索。
1、第14章 触发器和时序逻辑电路,14.1 双稳态触发器,14.2 寄存器,14.3 计数器,14.4 555定时器及其应用,14.5 应用举例,本章要求,1.掌握 RS、JK、D 触发器的逻辑功能及 不同结构触发器的动作特点;2.掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑 电路;3.学会使用本章所介绍的各种集成电路;4.了解集成定时器及由它组成的单稳态触发器 和多谐振荡器的工作原理。,第14章 触发器和时序逻辑电路,电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路
2、。,时序逻辑电路的特点：,下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。,14.1 双稳态触发器,特点：1.有两个稳定状态“0”态和“1”态；2.能根据输入信号将触发器置成“0”或“1”态；3.输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。,双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。,RS 触发器,两互补输出端,1.基本 RS 触发器,两输入端,反馈线,触发器输出与输入的逻辑关系,设触发器原态为“1”态。,1,0,1,0,设原态为“0”态,1,1,0,触发器保持“0”态不变,复位,0,设原态为“0”态,1,1,0,0,设原态为“1”态,
3、0,0,1,触发器保持“1”态不变,置位,1,设原态为“0”态,0,0,1,1,设原态为“1”态,0,0,1,触发器保持“1”态不变,1,1,0,若G1先翻转，则触发器为“0”态,“1”态,若先翻转,基本 RS 触发器状态表,逻辑符号,2.可控 RS 触发器,基本R-S触发器,导引电路,时钟脉冲,当CP=0时,0,R，S 输入状态 不起作用。触发器状态不变,当 CP=1 时,1,打开,触发器状态由R，S 输入状态决定。,打开,当 CP=1 时,1,打开,(1)S=0,R=0,触发器状态由R，S 输入状态决定。,打开,1,1,0,(2)S=0,R=1,(3)S=1,R=0,1,Q=1,Q=0,(
4、4)S=1,R=1,可控RS状态表,CP高电平时触发器状态由R、S确定,跳转,例：画出可控 RS 触发器的输出波形,可控 RS状态表,CP高电平时触发器状态由R、S确定,存在问题：,时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。,克服办法：采用 JK 触发器或 D 触发器,主从JK触发器,1.电路结构,从触发器,主触发器,反馈线,2.工作原理,主触发器打开,主触发器状态由J、K决定，接收信号并暂存。,从触发器封锁,从触发器状态保持不变。,CP,CP,状态保持不变,从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。,从触发器打开,主触发器封锁
5、,CP,CP高电平时触发器接收信号并暂存(即主触发器状态由 J、K决定，从触发器状态保持不变）。,要求CP高电平期间J、K的状态保持不变。,CP低电平时,主触发器封锁,J、K不起作用,0,1,CP,CP,分析JK触发器的逻辑功能,(1)J=1,K=1,设触发器原态为“0”态,主从状态一致,CP,设触发器原态为“1”态,为“？”状态,J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。,(1)J=1,K=1,跳转,CP,(2)J=0，K=1,设触发器原态为“1”态,设触发器原态为“0”态,CP,(3)J=1，K=0,设触发器原态为“0”态,设触发器原态为“1”态,CP,(4)J=0
6、，K=0,设触发器原态为“0”态,CP,结论：,CP高电平时主触发器状态由J、K决定，从触发器状态不变。,3.JK触发器的逻辑功能,Qn,1,0 0,1 1,1 0,0,0 1,CP高电平时，主触发器状态由J、K决定，从触发器状态不变。,(保持功能),(置“0”功能),(置“1”功能),(计数功能),C下降沿触发翻转,例：JK 触发器工作波形,基本R-S触发器,导引电路,维持阻塞 D 触发器,1.电路结构,反馈线,跳转,维持阻塞 D 触发器,2.逻辑功能,（1）D=0,1,0,当CP=0时,0,当CP=1时,0,1,封锁,在CP=1期间，触发器保持“0”不变,维持阻塞 D 触发器,2.逻辑功能
7、,（1）D=1,0,1,当CP=0时,1,当CP=1时,0,1,封锁,在CP=1期间，触发器保持“1”不变,封锁,上升沿触发翻转,CP上升沿前接收信号，上降沿时触发器翻转，(其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1=Dn；上升沿后输入 D不再起作用，触发器状态保持。即(不会空翻),结论：,例：D 触发器工作波形图,触发器逻辑功能的转换,1.将JK触发器转换为 D 触发器,仍为下降沿触发翻转,2.将JK触发器转换为 T 触发器,当J=K时，两触发器状态相同,3.将 D 触发器转换为 T触发器,触发器仅具有计数功能,即要求来一个CP，触发器就翻转一次。,14.2 寄存器
8、,寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，要 n个触发器。,数码寄存器,仅有寄存数码的功能。,清零,寄存指令,通常由D触发器或R-S触发器组成,并行输入方式,寄存数码,触发器状态不变,清零,寄存指令,并行输出方式,&,&,&,&,Q,Q,Q,Q,状态保持不变,移位寄存器,不仅能寄存数码，还有移位的功能。,所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。,寄存数码,1.单向移位寄存器,D,1011,1,Q,1011,1,0,1,1,J,K,FF3,数据依次向左移动，称左移寄
9、存器，输入方式为串行输入。,Q,Q,Q,数码输入,再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。,串行输出方式,数码输入,左移寄存器波形图,1,1,1,1,1,1,0,待存数据,1011存入寄存器,从Q3取出,四位左移移位寄存器状态表,1,2,3,1,0,1,并 行 输 出,再继续输入四个移位脉冲,从Q3端串行输出1011数码,动画,右移移位寄存器,串行输出,2.并行、串行输入/串行输出寄存器,寄存器分类,并行输入/并行输出,串行输入/并行输出,并行输入/串行输出,串行输入/串行输出,3.双向移位寄存器：,既能左移也能右移。,&,.,RD,CP,S,左移输入,待输数据由 低位至高
10、位依次输入,待输数据由高位至低位依次输入,1,0,1,右移输入,移位控制端,&,&,&,右移串行输入,左移串行输入,14.3 计数器,计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。,21.3.1 二进制计数器,按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。,1.异步二进制加法计数器,异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发
11、器翻转后,后级触发器才能翻转。,二 进 制 数 Q2 Q1 Q0,0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0,脉冲数(CP),二进制加法计数器状态表,从状态表可看出：最低位触发器来 一个脉冲就翻转 一次，每个触发 器由 1变为 0 时，要产生进位信号,这个进位信号应 使相邻的高位触 发器翻转。,当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.,三位异步二进制加法计数器,在电路图中J、悬空表示J、K=1,下降沿触发翻转,当相邻低位触发器由1变 0 时翻转,异步二进制加法器工作波形,每个触发器翻
12、转的时间有先后，与计数脉冲不同步,用D触发器构成三位二进制异步加法器,2、若构成减法计数器CP又如何连接？,思考,1、各触发器CP应如何连接？,各D触发器已接成T触发器，即具有计数功能,2.同步二进制加法计数器,异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。,同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。,同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。,二 进 制 数 Q2 Q1 Q0,0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0,脉冲
13、数(CP),二进制加法计数器状态表,最低位触发器FF0每来一个脉冲就翻转一次；,FF1：当Q0=1时，再来一个脉冲则翻转一次；,FF2：当Q0=Q1=1时，再来一个脉冲则翻转一次。,四位二进制加法计数器的状态表,四位二进制同步加法计数器级间连接的逻辑关系,由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。,触发器翻转条件,J、K端逻辑表达式,J、K端逻辑表达式,FF0,每输入一C翻一次,FF1,FF2,FF3,J0=K0=1,Q0=1,J1=K1=Q0,Q1=Q0=1,J2=K2=Q1 Q0,Q2=Q1=Q0=1,J3=K3=Q2 Q1 Q0,（加法）,（减法）,计数脉冲同时加到各位
14、触发器上，当每个到来后触发器状态是否改变要看J、K的状态。,由主从型 JK 触发器组成的同步四位二进制加法计数器,74LS161型四位同步二进制计数器,(a)外引线排列图；(b)逻辑符号,例:分析图示逻辑电路的逻辑功能,说明其用处。设初始状态为“000”。,解：1.写出各触发器 J、K端和CP端的逻辑表达式,解：当初始状态为“000”时，各触发器J、K端和C端的电平为,由表可知，经5个脉冲循环一次，为五进制计数器。,2.列写状态转换表，分析其状态转换过程,CP1=Q0,由于计数脉冲没有同时加到各位触发器上，所以为异步计数器。,异步五进制计数器工作波形,十进制计数器,十进制计数器：计数规律：“逢
15、十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。,四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用 8421编码的十进制计数器。,1.同步十进制计数器,十进制加法计数器状态表,十进制同步加法计数器,十进制计数器工作波形,常用74LS160型同步十进制加法计数器,其外引脚排列及功能表与74LS161型计数器相同。,2.异步十进制计数器,(1)74LS290型二-五-十进制计数器,逻辑功能及外引线排列,（1）R01、R02：置“0”输入端,逻辑功能,逻辑功能及外引线排列,（1）S91、S92
16、：置“9”输入端,逻辑功能,逻辑功能及外引线排列,计数功能,0,0,0,0,1,1,0,0,1,1,74LS290型计数器功能表,输 入,输 出,Q2,Q3,Q1,Q0,1,1,0,1,1,0,1,1,R01,S92,S91,R02,有任一为“0”,有任一为“0”,计数,置9,8421异步十进制计数器,计数状态,(2)74LS290的应用,5421异步十进制计数器,工作波形,异步五进制计数器,工作波形,如何构成 N进制计数器,反馈置“0”法：当满足一定的条件时，利用计数器的复位端强迫计数器清零,重新开始新一轮计数。利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。例：用一片74LS29
17、0可构成十进制计数器，如将十进制计数器适当改接,利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。,用一片74LS290构成十以内的任意进制计数器,例：六进制计数器,例：六进制计数器,当状态 0110（6）出现时，将 Q2=1，Q1=1 送到复位端 R01和R02，使计数器立即清零。状态 0110仅瞬间存在。,74LS290为异步清零的计数器,反馈置“0”实现方法:,六进制计数器,S92,S91,Q3,Q0,Q2,Q1,R01,R02,CP1,CP0,计数脉冲,计数器清零,七进制计数器,当出现 0110（6）时，应立即使计数器清零，重新开始新一轮计数。,当出现 0111(7)时，计数器
18、立即清零，重新开始新一轮计数。,计数器清零,二片74LS290构成100以内的计数器,例1：二十四进制计数器,0010(2),0100(4),十位,个位,两位十进制计数器(100进制),例2:六十进制计数器,个位为十进制，十位为六进制。个位的最高位 Q3 接十位的 CP0，个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后 Q3由 1 变为 0，相当于一个下降沿，使十位六进制计数器计数。经过六十个脉冲，个位和十位计数器都恢复为 0000。,14.4 555定时器及其应用,555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种
19、电路。555定时器在工业控制、定时、检测、报警等方面有广泛应用。,21.4.1 555定时器的结构及工作原理,1.分压器：由三个等值电阻构成,2.比较器：由电压比较器C1和C2构成,3.R-S触发器,4.放电开关管T,VA,VB,输出端,电压控制端,高电平触发端,低电平触发端,放电端,复位端,UCC,分压器,比较器,R-S触发器,放电管,调转,地,比较结果,1/3 UCC,不允许,2/3 UCC,综上所述，555功能表为：,1.由555定时器组成的多谐振荡器,多谐振荡器是一种无稳态触发器，接通电源后，不需外加触发信号，就能产生矩形波输出。由于矩形波中含有丰富的谐波，故称为多谐振荡器。,多谐振荡
20、器是一种常用的脉冲波形发生器,触发器和时序电路中的时钟脉冲一般是由多谐振荡器产生的。,定时器电路的应用,1.由555定时器组成的多谐振荡器,接通电源,通电前uC=0,1,2/3 UCC,C充电,C放电,1,1/3 UCC,接通电源,C充电,C放电,例：多谐振荡器构成水位监控报警电路,水位正常情况下，电容C被短接,扬声器不发音；水位下降到探测器以下时，多谐振荡器开始工作，扬声器发出报警。,定时器电路的应用,单稳态触发器只有一个稳定状态。在未加触发脉冲前，电路处于稳定状态；在触发脉冲作用下，电路由稳定状态翻转为暂稳定状态，停留一段时间后，电路又自动返回稳定状态。,暂稳定状态的长短，取决于电路的参数
21、，与触发脉冲无关。,2.由555定时器组成的单稳态触发器,单稳态触发器一般用做定时、整形及延时。,2.由555定时器组成的单稳态触发器,(地),接通电源,2/3 UCC,0,1,1,Q=0,导通,1,稳定状态,2.由555定时器组成的单稳态触发器,(地),Q=1,截止,暂稳状态,0,0,1/3 UCC,2.由555定时器组成的单稳态触发器,(地),2/3 UCC,Q=1,0,1,稳定状态,T导通，C通过T放电,uC 0,接通电源,上升到2/3 UCC,因此暂稳态的长短取决于RC时间常数,例1：单稳态触发器构成定时检测,例2：单稳态触发器构成短时用照明灯,若S未按下,则 ui=1,若S按下,则
22、ui=0,14.5 应用举例,优先裁决电路,工作原理：,开始比赛时，按下复位开关S。,1,未比赛时A1，A2为“0”复位开关S断开。,工作原理：,不亮,不亮,0,0,1,1,亮,0,1,保持不变,四人抢答电路,CT74LS175外引线排列图,四人抢答电路的主要器件是 CT74LS175 型四上升沿 D 触发器，其外引线排列图如右图，它的清零端 和时钟脉冲CP是四个 D 触发器共用的。,抢答前先清零,Q4 Q1 均为0,相应的发光二极管 LED 都不亮；均为 1,与非门G1的输出为 0，扬声器不响。同时，G2 输出为 1，将 G3 打开，时钟脉冲 CP 经过 G3 进入 D 触发器的 CP 端。
23、此时，由于 S1 S4 均未按下,D1 D4 均为 0,所以触发器的状态不变。,工作原理：,21.5.2 四人抢答电路,工作原理：抢答前清“0”,截止,0,若S1首先被按下,D1和Q1 均变为1,相应的发光二极管亮；变为0,G1的输出为1,扬声器响。同时,G2 输出为0,将G3 封闭,时钟脉冲CP便不能经过G3 进入 D 触发器。由于没有时钟脉冲,因此,再按其它按钮,就不起作用了,触发器的状态不会改变。,抢答开始，若S1先被按下,亮,0,1,导通,响,0,封锁,1,数字钟,电路由三部分组成:1.标准秒脉冲发生电路 这部分电路由石英晶体振荡器和六级十分频器组成。,2.时、分、秒计数、译码、显示电路,这部分电路包括两个六十进制计数器、一个二十四进制计数器以及相应的译码显示器。,3.时、分校准电路,以校“分”电路为例来说明。,(1)在正常计时时，与非门 G1 的一个输入端为 1，将它打开，使秒计数器输出的分脉冲加到 G1 的另一个输入端，并经 G3 进入分计数器，而此时 G2 有一个输入端为 0，因此被封闭，校准用的秒脉冲进不去。,(2)在校“分”时，按下开关 S1，情况与(1)相反，G1 被封闭，G2 打开，标准秒脉冲直接进入分计数器，进行快速校“分”。,时校准电路的工作原理与分校准电路相同。,
